水聲信號(hào)記錄電路設(shè)計(jì)

前言：想要寫出一篇引人入勝的文章？我們特意為您整理了水聲信號(hào)記錄電路設(shè)計(jì)范文，希望能給你帶來(lái)靈感和參考，敬請(qǐng)閱讀。

1.設(shè)計(jì)思路

記錄電路是一種以標(biāo)準(zhǔn)卡板結(jié)構(gòu)為主的電路，這種電路一般會(huì)被放置于電子組件機(jī)器內(nèi)部，通過(guò)接插件和地板進(jìn)行有效的連接。通過(guò)前置放大器的端口接受數(shù)據(jù)并且輸出串行數(shù)字流信號(hào)，將信號(hào)進(jìn)行串并轉(zhuǎn)換操作后，存入到一個(gè)大容量的存儲(chǔ)器中，而記錄電路在這個(gè)過(guò)程中作用在于讀出記錄，并顯示到計(jì)算機(jī)上，或者通過(guò)串行接口進(jìn)行回放輸出。記錄電路在實(shí)際使用的過(guò)程中信號(hào)速率會(huì)達(dá)到400kByte/s，同時(shí)需要進(jìn)行FIFO緩沖，并且對(duì)多個(gè)線路、接口、芯片進(jìn)行設(shè)計(jì)，包括：CAN總線、IIC總線、串行數(shù)字信號(hào)接口以及FLASH芯片。綜合考慮記錄電路的工作原理以及需要設(shè)計(jì)的內(nèi)容，本文選擇了FPGA可編程邏輯器件，對(duì)水聲信號(hào)記錄電路進(jìn)行設(shè)計(jì)。這是因?yàn)镕PGA可編程邏輯器件的應(yīng)用較為靈活，很多記錄電路都選擇其進(jìn)行設(shè)計(jì)。在數(shù)據(jù)存儲(chǔ)介質(zhì)的選擇上，選擇了FLASH芯片，這種芯片本身的存儲(chǔ)密度較高、可靠性也相對(duì)較高、同時(shí)價(jià)格也較為便宜。此外，在記錄電路設(shè)計(jì)中，還要對(duì)電源管理電路進(jìn)行設(shè)計(jì)，電源管理電路是電路中最為重要的環(huán)節(jié)，承擔(dān)著電源自檢、上電控制、復(fù)位控制等方面的功能。

2.硬件設(shè)計(jì)

在設(shè)計(jì)電路的過(guò)程中，首先要設(shè)計(jì)的是電路硬件部分，電路硬件設(shè)計(jì)也是電路設(shè)計(jì)工作中至關(guān)重要的環(huán)節(jié)，在這個(gè)環(huán)節(jié)中主要應(yīng)用的就是FPGA，包括接口電路、存儲(chǔ)電路、數(shù)據(jù)交換等部分。FPGA可編程邏輯器是一種以FPGA嵌入式處理器為核心的電路結(jié)構(gòu)，就是在FPGA芯片中內(nèi)嵌了MICROBLZE軟內(nèi)核，而這一內(nèi)核作為獨(dú)立的微處理器通過(guò)被FPGA電路調(diào)用來(lái)完成不同的電路功能。記錄電路的硬件可以分為四個(gè)部分，分別為電源管理、EPGA電路、存儲(chǔ)器、通信。

2.1電源管理電路

首先是電源管理電路設(shè)計(jì)，電源管理電路的主要功能是向整個(gè)電路板提供電力，此外，還要承擔(dān)起控制上電順序和復(fù)位管理的責(zé)任。電路整體采用的供電模式為+24VDC輸入，并且在電路中加入了51系列單片機(jī)，以此保證電路可以根據(jù)不同的需求對(duì)上電順序進(jìn)行控制，在實(shí)際運(yùn)行的過(guò)程中，+24VDC會(huì)通過(guò)DC/DC轉(zhuǎn)換為+5VDC，繼而直流電源轉(zhuǎn)換的任務(wù)就會(huì)由+5VDC來(lái)完成。電源控制功能則是利用DC/DC開關(guān)電源芯片實(shí)現(xiàn)，利用單片機(jī)控制開關(guān)電源芯片上的“SS/ENA”腳，來(lái)達(dá)到電源控制的目的，單片機(jī)選擇的是的F206單片機(jī)，這種單片機(jī)本身的體積相對(duì)較小，雖然內(nèi)部資源不多，但是電源管理的需要完全可以滿足，此外，電壓檢測(cè)中的芯片選擇的是LM87芯片。復(fù)位功能則是通過(guò)IIC串行總線，控制LM87檢測(cè)電路，以此保證檢測(cè)電路各組電源的供電情況，如果單片機(jī)在檢測(cè)的過(guò)程中，溫度或者供電出現(xiàn)異常，那么就會(huì)對(duì)電源進(jìn)行復(fù)位操作。

2.2存儲(chǔ)器電路設(shè)計(jì)

其次是存儲(chǔ)器電路設(shè)計(jì)，在設(shè)計(jì)存儲(chǔ)器電路的過(guò)程中選擇的存儲(chǔ)介質(zhì)為1G×8bitNANDFlashMemory?？紤]到存儲(chǔ)容量和存儲(chǔ)速度的問(wèn)題，因此在選擇芯片規(guī)格的時(shí)候，選擇了6片的記錄最常時(shí)間為40分鐘Flash芯片，從而保證可以存儲(chǔ)數(shù)據(jù)長(zhǎng)達(dá)4小時(shí)，如果想要延長(zhǎng)記錄時(shí)間，可選擇更大容量的Flash芯片。Flash芯片采用了8位復(fù)用的地址、7個(gè)控制引腳以及數(shù)據(jù)線完成接口，分別為：R/B、RE、CE、CLE、ALE、WE、WP。而在MICROBLZE軟內(nèi)核的中通過(guò)I/O口將FLASH芯片的8位復(fù)用的地址、7個(gè)控制引腳以及數(shù)據(jù)引腳連接到一起，并且讀取相應(yīng)的數(shù)據(jù)記錄，其中6片F(xiàn)lash芯片采用并聯(lián)的方式，而除了片選信號(hào)CE之外，其余引腳均為復(fù)用。

2.3通信電路設(shè)計(jì)

通信電路是的記錄電路中的核心部分，也可以稱為CAN總線設(shè)計(jì)，作為一種全數(shù)字化、雙向、多主的現(xiàn)場(chǎng)總線，這種CAN總線設(shè)計(jì)在汽車制造業(yè)也得到了廣泛的應(yīng)用。CAN總線設(shè)計(jì)通過(guò)雙線傳輸?shù)姆绞?，讓?jié)點(diǎn)掛在總線上，以此控制數(shù)據(jù)接收發(fā)送。基于這種方式，可以根據(jù)實(shí)際需要自行增加總線上的節(jié)點(diǎn)數(shù)，在實(shí)際應(yīng)用中非常方便，此外，在通信電路中包括了SJA1000CAN控制器、驅(qū)動(dòng)芯片PCA82C250。

2.4FPGA電路設(shè)計(jì)

在設(shè)計(jì)FPGA電路設(shè)計(jì)的過(guò)程中，選擇了XC2VP20FG676芯片，F(xiàn)PGA電路設(shè)計(jì)中的芯片是整個(gè)電路的核心，因?yàn)橐谛酒蟽?nèi)嵌軟內(nèi)核，以此保證電路的正常使用。此外，F(xiàn)PGA電路中配置芯片選擇的是一種大容量的存儲(chǔ)芯片，為：XCF08P芯片，根據(jù)數(shù)據(jù)手冊(cè)的要求，將兩個(gè)芯片設(shè)置完畢，根據(jù)實(shí)際需求配置電源、晶振、復(fù)位芯片和JTAG接口。

3.軟件設(shè)計(jì)

在完成硬件設(shè)計(jì)后，還要進(jìn)行軟件設(shè)計(jì)其中軟件設(shè)計(jì)包括兩個(gè)部分，分別為：?jiǎn)纹瑱C(jī)軟件和FPGA軟件。

3.1單片機(jī)軟件

單片機(jī)軟件的主要功能在于電源管理，通過(guò)單片機(jī)軟件模擬IIC總線，以此監(jiān)測(cè)電源和FPGA電路的實(shí)際情況。如果電源或者FPGA電路出現(xiàn)了不正常的情況，就會(huì)對(duì)電源芯片進(jìn)行服務(wù)操作，整體軟件過(guò)程采用的是C語(yǔ)言進(jìn)行編寫，功能也較為簡(jiǎn)單。

3.2FPGA軟件

FPGA軟件的核心部分是內(nèi)嵌微處理器MICROBLZE軟內(nèi)核的設(shè)計(jì)，同樣是采用C語(yǔ)言進(jìn)行設(shè)計(jì)，F(xiàn)PGA軟件的主要作用是記錄和回放串行數(shù)字流信號(hào)，因此必須要保證FPGA軟件可以正確讀取存儲(chǔ)緩沖區(qū)中的數(shù)據(jù)。FPGA軟件中的數(shù)據(jù)讀寫功能以頁(yè)為單位，在讀取之前，必須要明確指出讀寫頁(yè)地址，然后發(fā)送準(zhǔn)確的讀寫命令，每一頁(yè)為1056個(gè)字，需要注意的是，F(xiàn)PGA軟件在讀寫過(guò)程中，每頁(yè)的1056字必須要一次性連讀出或者寫入（朱明駿,孫現(xiàn)有.基于FPGA的水聲信號(hào)記錄電路設(shè)計(jì),艦船電子工程,2018）。

4.應(yīng)用情況

經(jīng)過(guò)軟硬件設(shè)計(jì)后，就可以將記錄電路投入到實(shí)際應(yīng)用中，為了驗(yàn)證本文為設(shè)計(jì)出來(lái)的水聲信號(hào)記錄電路情況，本文將設(shè)計(jì)出來(lái)的記錄電路應(yīng)用于某水下航行器上，并且展開具體的實(shí)驗(yàn)分析，觀察試驗(yàn)數(shù)據(jù)判斷該電路的實(shí)際應(yīng)用效果。在九分鐘的水聲信號(hào)圖形中可以看出，在兩次放大中都可以得到十分清晰數(shù)據(jù)記錄。可見本文設(shè)計(jì)出來(lái)的電路抗干擾性較強(qiáng)，漂移失真較小，得到的結(jié)果可以滿足水聲信號(hào)實(shí)時(shí)準(zhǔn)確采集要求，且應(yīng)用效能較好。

總結(jié)：

綜上所述，本文基于FPGA提出了一種全新的水聲信號(hào)記錄電路設(shè)計(jì)思路和設(shè)計(jì)方案，經(jīng)過(guò)實(shí)際的研究分析，通過(guò)具體的實(shí)驗(yàn)驗(yàn)證了本文設(shè)計(jì)出來(lái)的電路可以高效準(zhǔn)確的完成水聲信號(hào)的記錄工作，還可以保證擁有穩(wěn)定的工作狀態(tài)。重點(diǎn)針對(duì)電路中的復(fù)位、濾波、接收機(jī)等模塊進(jìn)行研究設(shè)計(jì)，而實(shí)驗(yàn)結(jié)果也證明，本文設(shè)計(jì)出來(lái)記錄設(shè)備具有著較高的應(yīng)用價(jià)值，并且可以取代傳統(tǒng)的模擬記錄設(shè)備，滿足新時(shí)期水聲信號(hào)的記錄需求。

作者：應(yīng)海龍 單位：中國(guó)船舶重工集團(tuán)公司第七一五研究所