半導體及集成電路精選(九篇)

前言：一篇好文章的誕生，需要你不斷地搜集資料、整理思路，本站小編為你收集了豐富的半導體及集成電路主題范文，僅供參考，歡迎閱讀并收藏。

第1篇：半導體及集成電路范文

艾科半導體的主要業(yè)務(wù)是集成電路測試服務(wù)及射頻測試設(shè)備的研發(fā)、生產(chǎn)及銷售業(yè)務(wù)。以2015年9月30日為評估基準日，艾科半導體100%股權(quán)評估值為10.80億元，增值率為181.16%。大港股份表示，本次交易完成后，上市公司將迅速切入集成電路測試服務(wù)領(lǐng)域，該業(yè)務(wù)將成為上市公司主要的營業(yè)收入和利潤來源之一。

不過，《證券市場周刊》記者發(fā)現(xiàn)，有兩家公司不僅是艾科半導體的前五大客戶，還多次出現(xiàn)在其前五大供應(yīng)商名單中。而且，雙方彼此披露的采銷數(shù)據(jù)竟有數(shù)百萬元出入，艾科半導體銷售數(shù)據(jù)的真實性存疑。

2015年，A股同類上市公司業(yè)績多數(shù)出現(xiàn)不同程度下滑，艾科半導體業(yè)績承諾能否兌現(xiàn)有待時間檢驗。

一飾多角 采銷數(shù)據(jù)“掐架”

根據(jù)草案，2013年、2014年、2015年1-9月，艾科半導體分別向上海行森電子科技有限公司（下稱“行森電子”）采購商品1691萬元、1569萬元、928萬元，占比分別為26.21%、7.28%、7.67%;另外，2013年行森電子還為艾科半導體貢獻銷售收入1085萬元，占比為15.37%。

對此，艾科半導體解釋稱：2013年，艾科半導體向行森電子銷售一批貿(mào)易類測試設(shè)備，當時艾科半導體希望競標無錫實訓基地的設(shè)備采購訂單，但因不具備政府招投標的資質(zhì)，因此與行森電子合作，由行森電子作為主體去投標，艾科半導體負責設(shè)備的采購;行森電子主要從事測試設(shè)備業(yè)務(wù)，是國際知名測試設(shè)備制造商泰瑞達和致茂在中國內(nèi)地的商，具備參與政府采購招投標資質(zhì)，為艾科半導體長期合作的設(shè)備供應(yīng)商。

行森電子在工商信息系統(tǒng)中披露了2013年、2014年年報：2013年行森電子資產(chǎn)總額為2300萬元，所有者權(quán)益合計為96萬元，營業(yè)收入、凈利潤均為零;2014年資產(chǎn)總額為556萬元，所有者權(quán)益合計為94萬元，營業(yè)收入、凈利潤分別為30萬元、-6萬元。

由此可見，2013年、2014年行森電子披露的收入與艾科半導體對其的采購數(shù)據(jù)存在上千萬元的差異。

無獨有偶，北京信諾達泰斯特科技有限公司（下稱“信諾達”）及其控股子公司也分別出現(xiàn)在艾科半導體的前五大客戶、供應(yīng)商名單中，但艾科半導體在草案中對兩者關(guān)系只字未提。此外，即便考慮增值稅因素，兩者公布的采銷數(shù)據(jù)也有數(shù)百萬元出入。

收購草案顯示，2013年艾科半導體向信諾達采購了1400萬元商品。Wind數(shù)據(jù)顯示，信達諾與艾科半導體業(yè)務(wù)相近，主要從事集成電路測試系統(tǒng)的研發(fā)設(shè)備研發(fā)、生產(chǎn)與銷售，為新三板掛牌公司。信諾達2013年年報顯示，2013年信諾達向艾科半導體銷售收入僅為838萬元，較艾科半導體披露的“1400萬元”少562萬元。

另外，2015年1-9月，艾科半導體第二大客戶杭州芯測科技有限公司（下稱“杭州芯測”）為信諾達持股95%的控股子公司。2015年1-9月，艾科半導體向杭州芯測的銷售（產(chǎn)品）金額為2376萬元，占比為15.07%。

業(yè)績承諾能否完成有待考證

不到三個月的時間，大港股份的業(yè)績發(fā)生驟變。

大港股份在1月15日2015年度業(yè)績預告修正公告，預計2015年“歸屬于上市公司股東的凈利潤”將虧損1500萬元-2000萬元;而其在2015年10月28日披露的三季報中曾預計“2015年度歸屬于上市公司股東的凈利潤變動區(qū)間為1926萬元-3082萬元，較上年同期下降20%-50%”。

而此次交易對手方王剛、艾柯賽爾承諾，艾科半導體2015-2017年實現(xiàn)的經(jīng)審計扣非后凈利潤分別為6500萬元、8450萬元和10450萬元。按此承若，此次重組一旦完成，大港股份將輕松扭虧為盈。

大港股份表示，根據(jù)對國內(nèi)集成電路行業(yè)市場發(fā)展的預測，在收購艾科半導體后，公司擬將集成電路測試業(yè)務(wù)作為主導產(chǎn)業(yè)進一步加大投資。因此，公司將使用6.9億元本次募集的配套資金投資于艾科半導體的測試產(chǎn)能擴充項目。

據(jù)了解，艾科半導體“測試產(chǎn)能擴充項目”包括“鎮(zhèn)江市集成電路產(chǎn)業(yè)園建設(shè)項目”和“上海集成電路測試研發(fā)中心項目”，艾科半導體預計“鎮(zhèn)江市集成電路產(chǎn)業(yè)園建設(shè)項目”建成以后第二年將新增銷售收入10754萬元，實現(xiàn)凈利潤4605萬元;“上海集成電路測試研發(fā)中心項目”建成后預計1年達產(chǎn)，正式建成以后第二年的集成電路測試相關(guān)業(yè)務(wù)將會新增12945萬元銷售收入，凈利潤將達到5543萬元。

倘若按照艾科半導體的業(yè)績承諾計算增長率，2015-2017年，艾科半導體扣非后凈利潤將分別同比增長43.81%、30%、23.67%。艾科半導體表示，集成電路行業(yè)預計還將繼續(xù)保持持續(xù)增長的態(tài)勢，其測試服務(wù)廠商也將面臨良好的發(fā)展機遇，市場前景廣闊。

事實果真如此嗎？

《證券市場周刊》記者發(fā)現(xiàn)，晶方科技（603005.SH）、通富微電（002156.SZ）等同類上市公司2015年業(yè)績卻出現(xiàn)不同程度的大幅下滑。

其中，晶方科技主營業(yè)務(wù)為集成電路的封裝測試業(yè)務(wù)，是中國內(nèi)地首家、全球第二大能為影像傳感芯片提供晶圓級芯片尺寸封裝（WLCSP）量產(chǎn)服務(wù)的專業(yè)封測服務(wù)商。晶方科技在1月15日的2015年度業(yè)績預減公告稱，經(jīng)公司財務(wù)部門初步測算，預計2015年度實現(xiàn)歸屬于上市公司股東的凈利潤為10700萬-11700萬元，與上年同期（法定披露數(shù)據(jù)）相比減少約40%-45%。晶方科技解釋盈利預減的原因有：一是2015年全球PC、智能手機等市場增速放緩，行業(yè)整體需求疲軟，去庫存壓力較大，行業(yè)競爭日趨激烈，導致公司的利潤規(guī)模隨之下降;二是隨著公司新產(chǎn)品、新技術(shù)的投入，公司資產(chǎn)規(guī)模不斷擴大，機器設(shè)備陸續(xù)轉(zhuǎn)固，使得折舊等運營費用增加等等。

通富微電也是專業(yè)從事集成電路的封裝和測試，擁有年封裝15億塊集成電路、測試6億塊集成電路的生產(chǎn)能力，是中國國內(nèi)目前規(guī)模最大、產(chǎn)品品種最多的集成電路封裝測試企業(yè)之一;主要客戶為世界半導體知名企業(yè)，摩托羅拉、西門子、東芝等世界排名前二十位的半導體企業(yè)有一半以上是公司客戶。此外，公司是中國電子信息百強企業(yè)，中國十大集成電路封裝測試企業(yè)，中國進出口額最大企業(yè)500強。

Wind數(shù)據(jù)顯示，通富微電營業(yè)收入增速已經(jīng)連續(xù)六個季度環(huán)比下滑，營業(yè)收入增速已經(jīng)由2014年第一季度的21.47%降至2015年第三季度的3.02%。尤其是，2015年前三季度通富微電營業(yè)利潤、歸屬于母公司股東的凈利潤（扣非后）分別同比下降了68.94%、63.50%。

在“經(jīng)營風險”中，艾科半導體也提到，隨著近年來集成電路行業(yè)的快速發(fā)展，國內(nèi)集成電路的設(shè)計商、制造商紛紛擴產(chǎn)，集成電路測試需求也不斷擴大，吸引了更多新的集成電路測試商進入該行業(yè)，市場競爭日趨激烈。

艾科半導體還表示，公司主要業(yè)務(wù)是向集成電路設(shè)計與制造企業(yè)提供測試服務(wù)，屬于集成電路測試企業(yè)，位于集成電路生產(chǎn)與應(yīng)用的中間環(huán)節(jié)，與集成電路生產(chǎn)及應(yīng)用環(huán)節(jié)緊密相連……如果集成電路應(yīng)用行業(yè)或集成電路設(shè)計與制造行業(yè)的發(fā)展出現(xiàn)較大波動，將對集成電路測試行業(yè)帶來重大影響。因此，艾科半導體所處行業(yè)受半導體行業(yè)的景氣狀況影響較大。

中芯國際（0981.HK）是集成電路制造企業(yè)，是世界領(lǐng)先的集成電路晶圓代工企業(yè)之一，也是中國內(nèi)地規(guī)模最大、技術(shù)最先進的集成電路晶圓代工企業(yè)。2012-2014年，中芯國際的營業(yè)收入分別為17.08億元、20.73億元、19.70億元，分別同比增長了28.10%、21.39%、

-4.95%。

第2篇：半導體及集成電路范文

關(guān)鍵詞 半導體器件 半導體物理 教學思考

中圖分類號：G642 文獻標識碼：A 文章編號：1002-7661（2017）02-0058-02

隨著半導體技術(shù)的發(fā)展，微電子技術(shù)已滲透到滲透到國民經(jīng)濟的各個領(lǐng)域?！栋雽w器件物理》是微電子技術(shù)的理論基礎(chǔ)，是理解半導體器件內(nèi)部工作原理的課程，是分析器件物理結(jié)構(gòu)、材料參數(shù)與器件電學性質(zhì)之間的聯(lián)系，其提供了半導體物理與電子電路設(shè)計間的物理邏輯與數(shù)學聯(lián)系，是基于CMOS工藝設(shè)計集成電路的必備知識。因而，在教學過程中，如何將物理圖像、數(shù)學模型與電子電路設(shè)計間的關(guān)系講解清楚，讓學生從物理和集成電路設(shè)計的角度深層次理解半導體器件成為授課關(guān)鍵。

一、教學內(nèi)容與預期

《半導體器件物理》是微電子科學與工程專業(yè)的重要專業(yè)基礎(chǔ)課程，是在半導體物理課程基礎(chǔ)上繼續(xù)開展器件物理的分析、建模和應(yīng)用，具有物理理論抽象、概念細節(jié)多、半導體物理與電路等學科知識相交叉等特點，學生學習較為困難?；诖?，本課程授課以施敏先生著的《半導體器件物理》為主要教材，依據(jù)教學大綱和學生未來的工作實踐，對《半導體器件物理》課程教學內(nèi)容進行了調(diào)整、充實和刪減。具體來說《半導體器件物理》教學內(nèi)容可分為以下幾部分：1）介紹半導體材料、PN結(jié)、半導體表面的特性等，2）講解雙極型、MOS型晶體管的結(jié)構(gòu)和工作原理，3）分析幾種有重要應(yīng)用的半導體器件，如功率MOSFET、IGBT和光電器件等。[1，2]期望學生接受教學后的預期能力：1）能夠深入理解半導體器件關(guān)鍵物理概念和能帶理論；2）能夠?qū)雽w物理與半導體PN結(jié)的行為結(jié)合起來理解分析；3）能夠以半導體PN結(jié)為基礎(chǔ)理解幾種不同的半導體器件；4）能夠理解和提出新型半導體器件設(shè)計中的關(guān)鍵物理和電學問題。

二、教學方法及學生能力目標

本課程以課堂授課為主，同時引入小組和班級討論、課后建模實踐等互動教學方法，培養(yǎng)學生構(gòu)建器件物理圖像、建模和與電子電路設(shè)計綜合聯(lián)系的能力，獨立發(fā)現(xiàn)、分析、解決器件問題的能力。同時基于《半導體器件物理》課程的特點，在教學手段上采用板書公式推導與多媒體器件模型演示為主，網(wǎng)絡(luò)教學資源為輔，同時邀請集成電路產(chǎn)業(yè)半導體器件資深專家講座等形式，提高學生掌握知識和設(shè)計實踐的能力，提高教學質(zhì)量。讓學生漸進達到如下能力：（1）知道基本概念，（2）從理論上理解和解釋，（3）能夠根據(jù)器件理論做出計算、模擬和實際的器件應(yīng)用，（4）對器件進行綜合、設(shè)計、分析；（5）對器件能夠從物理和電學的角度做出專業(yè)評價。

三、學生學習效果評價方式

為了客觀評價每個學生的實際學習效果和激勵學習興趣，改革評價方式是十分必要的。在期末閉卷考試基礎(chǔ)上，對成績評價方式作如下新探索：增加平時成績比例，每個月進行一次小測試，針對幾個集成電路廣泛應(yīng)用的建模理論和半導體器件，要求學生從半導體物理的角度作出獨立的分析報告，可以在課后查閱文獻資料，并在后續(xù)課堂上進行交流討論，增強學生獨立思考與實踐動手能力，培養(yǎng)學生深度器件分析能力。

課堂教學改革需要教師不斷思考、總結(jié)與創(chuàng)新，即要傳授知識，又要與學生互動反饋，讓學生更深刻迅速的理解專業(yè)知識，并能靈活的實踐運用。

參考文獻：

[1]施敏等，耿莉等譯.半導體器件物理[M].西安：西安交通大學出版社，2008.

[2]Donald Neamen著.趙毅強等譯.半導體物理與器件[M].北京：電子工業(yè)出版社，2013.

[3]楊虹等.面向21世紀的微電子技術(shù)人才培養(yǎng)-微電子技術(shù)專業(yè)本科生教學計劃的制訂[J]，重慶郵電大學學報，2004.

第3篇：半導體及集成電路范文

論文關(guān)鍵詞：集成電路，特點，問題，趨勢，建議

引言

集成電路是工業(yè)化國家的重要基礎(chǔ)工業(yè)之一，是當代信息技術(shù)產(chǎn)業(yè)的核心部件，它是工業(yè)現(xiàn)代化裝備水平和航空航天技術(shù)的重要制約因素，由于它的價格高低直接影響了電子工業(yè)產(chǎn)成品的價格，是電子工業(yè)是否具有競爭力關(guān)鍵因素之一。高端核心器件是國家安全和科學研究水平的基礎(chǔ)，日美歐等國均把集成電路業(yè)定義為戰(zhàn)略產(chǎn)業(yè)。據(jù)臺灣的“科學委員會”稱未來十年是芯片技術(shù)發(fā)展的關(guān)鍵時期。韓國政府也表示擬投資600億韓元于2015年時打造韓國的集成電路產(chǎn)業(yè)。

集成電路主要應(yīng)用在計算機、通信、汽車電子、消費電子等與國民日常消費相關(guān)領(lǐng)域因此集成電路與全球GDP增長聯(lián)系緊密，全球集成電路消費在2009年受金融危機的影響下跌9%的情況下2010由于經(jīng)濟形勢樂觀后根據(jù)半導體行業(yè)協(xié)會預計今年集成電路銷售額將同比增長33%。

一、我國集成電路業(yè)發(fā)展情況和特點

有數(shù)據(jù)統(tǒng)計2009年中國集成電路市場規(guī)模為5676億元占全球市場44%，集成電路消費除2008、2009年受金融危機影響外逐年遞增，中國已成為世界上第一大集成電路消費國，但國內(nèi)集成電路產(chǎn)量僅1040億元，絕大部分為產(chǎn)業(yè)鏈低端的消費類芯片，技術(shù)落后發(fā)達國家2到3代左右，大量高端芯片和技術(shù)被美日韓以及歐洲國家壟斷。

我國集成電路產(chǎn)業(yè)占GDP的比例逐年加大從2004年的0.59%到2008年的0.74%.年均增長遠遠超過國際上任何一個其他國家，是全球集成電路業(yè)的推動者，屬于一個快速發(fā)展的行業(yè)。從2000年到2007年我國集成電路產(chǎn)業(yè)銷售收入年均增長超過18%畢業(yè)論文提綱，增長率隨著經(jīng)濟形勢有波動，由于金融危機的影響2008年同比2007年下降了0.4%，2009年又同比下降11%，其中集成電路設(shè)計業(yè)增速放緩實現(xiàn)銷售收入269.92億元同比上升14.8%，由于受金融危機影響，芯片制造業(yè)實現(xiàn)銷售收入341.05億元同比下降13.2%、封裝測試業(yè)實現(xiàn)銷售收入498.16億元同比下降19.5%。我國集成電路總體上企業(yè)總體規(guī)模小，有人統(tǒng)計過，所有設(shè)計企業(yè)總產(chǎn)值不如美國高通公司的1/2、所有待工企業(yè)產(chǎn)值不如臺積電、所有封測企業(yè)產(chǎn)值不如日月光。

在芯片設(shè)計方面，我國主流芯片設(shè)計采用130nm和180nm技術(shù)，65nm技術(shù)在我國逐漸開展起來，雖然國際上一些廠商已經(jīng)開始應(yīng)用40nm技術(shù)設(shè)計產(chǎn)品了，但由于65nm技術(shù)成熟，優(yōu)良率高，將是未來幾年贏利的主流技術(shù).設(shè)計公司數(shù)量不斷增長但規(guī)模都較小，屬于初始發(fā)展時期。芯片制造方面，2010國外許多廠商開始制造32nm的CPU但大規(guī)模采用的是65nm技術(shù)，而中國國產(chǎn)芯片中的龍芯還在采用130nm技術(shù)，中芯國際的65nm技術(shù)才開始量產(chǎn)，國產(chǎn)的自主知識產(chǎn)權(quán)還沒達到250技術(shù)。在封裝測試技術(shù)方面，這是我國集成電路企業(yè)的主要業(yè)務(wù)，也是我國的主要出口品，有數(shù)據(jù)顯示我國集成電路產(chǎn)業(yè)的50%以上的產(chǎn)值都由封裝產(chǎn)業(yè)創(chuàng)造，隨著技術(shù)的成熟，部分高端技術(shù)在國內(nèi)逐步開始開展，但有已經(jīng)開始下降的趨勢雜志網(wǎng)。在電子信息材料業(yè)方面，下一代晶圓標準是450mm，有資料顯示將于2012年試制，現(xiàn)在國際主流晶圓尺寸是300mm，而我國正在由200mm到300mm過渡。在GaAs單晶、InP單晶、光電子材料、磁性材料，壓電晶體材料、電子陶瓷材料等領(lǐng)域無論是在研發(fā)還是在生產(chǎn)均較大落后于國外，總體來說我國新型元件材料基本靠進口。在半導體設(shè)備制造業(yè)方面畢業(yè)論文提綱，有數(shù)據(jù)統(tǒng)計我國95%的設(shè)備是外國設(shè)備，而且二手設(shè)備占較大比例，重要的半導體設(shè)備幾乎都是國外設(shè)備，從全球范圍來講美日一直壟斷其生產(chǎn)和研發(fā)，臺灣最近也有有了較大發(fā)展，而我國半導體設(shè)備制造業(yè)發(fā)展較為緩慢。

我國規(guī)劃和建成了7個集成電路產(chǎn)業(yè)基地，產(chǎn)業(yè)集聚效應(yīng)初步顯現(xiàn)出來，其中長江三角洲、京津的上海、杭州、無錫和北京等地區(qū),是我國集成電路的主要積聚地，這些地區(qū)集中了我國近半數(shù)的集成電路企業(yè)和銷售額，其次是中南地區(qū)約占整個產(chǎn)業(yè)企業(yè)數(shù)和銷售額的三分之一，其中深圳基地的IC設(shè)計業(yè)居全國首位，制造企業(yè)也在近一部壯大，由于勞動力價格相對廉價，我國集成電路產(chǎn)業(yè)正向成都、西安的產(chǎn)業(yè)帶轉(zhuǎn)移。

二、我國集成電路業(yè)發(fā)展存在的問題剖析

首先，我國集成電路產(chǎn)業(yè)鏈還很薄弱，科研與生產(chǎn)還沒有很好的結(jié)合起來，應(yīng)用十分有限，雖然新聞上時常宣傳中科院以及大專院校有一些成果，但尚未經(jīng)過市場的運作和考驗。另外集成電路產(chǎn)品的缺乏應(yīng)用途徑這就使得研究成果的產(chǎn)業(yè)化難以推廣和積累成長。

其次，我國集成電路產(chǎn)業(yè)尚處于幼年期，企業(yè)規(guī)模小，集中度低，資金缺乏，人才缺乏，市場占有率低，不能實現(xiàn)規(guī)模經(jīng)濟效應(yīng)，相比國外同類企業(yè)在各項資源的占有上差距較大。由于集成電路行業(yè)的風險大，換代快，這就造成了企業(yè)的融資困難，使得我國企業(yè)發(fā)展緩慢，有數(shù)據(jù)顯示我國集成電路產(chǎn)業(yè)有80%的投資都來自海外畢業(yè)論文提綱，企業(yè)的主要負責人大都是從臺灣引進的。

再次，我國集成電路產(chǎn)業(yè)相關(guān)配套工業(yè)落后，產(chǎn)業(yè)基礎(chǔ)薄弱。集成電路產(chǎn)業(yè)的上游集成電路設(shè)備制造的高端設(shè)備只有美日等幾家公司有能力制造，這就大大制約了我國集成電路工藝的發(fā)展速度，使我國的發(fā)展受制于人。

還有，我國集成電路產(chǎn)成品處于產(chǎn)品價值鏈的中、低端，難以提出自己的標準和架構(gòu)，研發(fā)能力不足，缺少核心技術(shù)，處于低附加值、廉價產(chǎn)品的向國外技術(shù)模仿學習階段。有數(shù)據(jù)顯示我國集成電路使用中有80%都是從國外進口或設(shè)計的，國產(chǎn)20%僅為一些低端芯片，而由于產(chǎn)品相對廉價這當中的百分之七八十又用于出口。

三、我國集成電路發(fā)展趨勢

有數(shù)據(jù)顯示PC機市場是我國集成電路應(yīng)用最大的市場，汽車電子、通信類設(shè)備、網(wǎng)絡(luò)多媒體終端將是我國集成電路未來增長最快應(yīng)用領(lǐng)域. Memory、CPU、ASIC和計算機外圍器件將是最主要的幾大產(chǎn)品。國際集成電路產(chǎn)業(yè)的發(fā)展逐步走向成熟階段，集成電路制造正在向我國大規(guī)模轉(zhuǎn)移，造成我國集成電路產(chǎn)量上升，如Intel在2004年和2005年在成都投資4.5億元后，2007年又投資25億美元在大連投資建廠預計2010年投產(chǎn)。

另外我國代工產(chǎn)業(yè)增速逐漸放緩，增速從當初的20%降低到現(xiàn)在的6%-8%，低附加值產(chǎn)業(yè)逐漸減小。集成電路設(shè)計業(yè)占集成點設(shè)計業(yè)的比重不斷加大，2008、2009兩年在受到金融危機的影響下在其他專業(yè)大幅下降的情況下任然保持一個較高的增長率，而且最近幾年集成電路設(shè)計業(yè)都是增長最快的領(lǐng)域，說明我國的集成電路產(chǎn)業(yè)鏈日趨完善和合理，設(shè)計、制造、封裝測試三行業(yè)開始向“3：4：4”的國際通行比例不斷靠近。從發(fā)達國家的經(jīng)驗來看都是以集成電路設(shè)計公司比重不斷加大，制造公司向不發(fā)達地區(qū)轉(zhuǎn)移作為集成電路產(chǎn)業(yè)走向成熟的標志。

我國集成電路產(chǎn)業(yè)逐漸向優(yōu)勢企業(yè)集中,產(chǎn)業(yè)鏈不斷聯(lián)合重組，集中資源和擴大規(guī)模，增強競爭優(yōu)勢和抗風險能力，主要核心企業(yè)銷售額所占全行業(yè)比重從2004年得32%到2008年的49%，體現(xiàn)我國集成電路企業(yè)不斷向優(yōu)勢企業(yè)集中，行業(yè)越來越成熟，從美國集成電路廠商來看當行業(yè)走向成熟時只有較大的核心企業(yè)和專注某一領(lǐng)域的企業(yè)能最后存活下來。

我國集成電路進口量增速逐年下降從2004年的52.6%下降為2008年的1.2%,出口量增速下降幅度小于進口量增速。預計2010年以后我國集成電路進口增速將小于出口增速，我國正在由集成電路消費大國向制造大國邁進。

四、關(guān)于我國集成電路發(fā)展的幾點建議

第一、不斷探索和完善有利于集成電路業(yè)發(fā)展的產(chǎn)業(yè)模式和運作機制。中國高校和中科院研究所中有相對寬松的環(huán)境使得其適合醞釀研發(fā)畢業(yè)論文提綱，但中國的高端集成電路研究還局限在高校和中科院的實驗室里，沒有一個循序漸進的產(chǎn)業(yè)運作和可持續(xù)發(fā)展機制，這就使得國產(chǎn)高端芯片在社會上認可度很低，得不到應(yīng)用和升級。在產(chǎn)業(yè)化成果推廣的解決方面?？梢越梃b美國的國家采購計劃，以政府出資在武器和航空航天領(lǐng)域進行國家采購以保證研發(fā)產(chǎn)品的產(chǎn)業(yè)化應(yīng)用得以實現(xiàn)雜志網(wǎng)。只有依靠公共研發(fā)機構(gòu)的環(huán)境、人才和技術(shù)優(yōu)勢結(jié)合企業(yè)的市場運作優(yōu)勢，走基于公共研發(fā)機構(gòu)的產(chǎn)業(yè)化道路才是問題的正確路徑。

第二、集成電路的研發(fā)是個高投入高風險的行業(yè)是技術(shù)和資本密集型產(chǎn)業(yè)，有數(shù)據(jù)顯示集成電路研發(fā)費用要占銷售額的15%，固定資產(chǎn)投資占銷售額的20%，銷售額如果達不到100億美元將無力承擔新一代產(chǎn)品的研發(fā)，在這種情況下由于民族集成電路產(chǎn)業(yè)在資金上積累有限，幾乎沒有抗風險能力，技術(shù)上缺乏積累，經(jīng)不起和國際集成電路巨頭的競爭，再加上我國是一個勞動力密集型產(chǎn)業(yè)國，根據(jù)國際貿(mào)易規(guī)律，資本密集型的研發(fā)產(chǎn)業(yè)傾向于向發(fā)達國家集中，要想是我國在未來的高技術(shù)的集成電路研發(fā)有一席之地只有國家給予一定的積極的產(chǎn)業(yè)政策，使其形成規(guī)模經(jīng)濟的優(yōu)勢地位，才能使集成電路業(yè)進入良性發(fā)展的軌道.對整個產(chǎn)業(yè)鏈，特別是產(chǎn)業(yè)鏈的低端更要予以一定的政策支持。由政府出資風險投資，通過風險投資公司作為企業(yè)與政府的隔離，在成功投資后政府收回投資回報退出公司經(jīng)營，不失為一種良策。資料顯示美國半導體業(yè)融資的主要渠道就是靠風險基金。臺灣地區(qū)之所以成為全球第四大半導體基地臺就與其6年建設(shè)計劃對集成電路產(chǎn)業(yè)的重點扶植有密切關(guān)系，最近灣當局的“科學委員會”就在最近提出了擬扶植集成電路產(chǎn)業(yè)使其達到世界第二的目標。

第三、產(chǎn)業(yè)的發(fā)展可以走先官辦和引進外資再民營化道路，在產(chǎn)業(yè)初期由于資金技術(shù)壁壘大人才也較為匱乏民營資本難于介入，這樣只有利用政府力量和外資力量，但到一定時期后只有民營資本的介入才能使集成電路產(chǎn)業(yè)走向良性化發(fā)展的軌道。技術(shù)競爭有利于技術(shù)的創(chuàng)新和發(fā)展，集成電路業(yè)的技術(shù)快速更新的性質(zhì)使得民營企業(yè)的競爭性的優(yōu)勢得以體現(xiàn)，集成電路每個子領(lǐng)域技術(shù)的專用化特別高分工特別細，每個子領(lǐng)域有相當?shù)募夹g(shù)難度，不適合求小而且全的模式。集成電路產(chǎn)業(yè)各個子模塊經(jīng)營將朝著分散化畢業(yè)論文提綱，專業(yè)化的方向發(fā)展，每個企業(yè)專注于各自領(lǐng)域，在以形成的設(shè)計、封裝、測試、新材料、設(shè)備制、造自動化平臺設(shè)計、IP設(shè)計等幾大領(lǐng)域內(nèi)分化出有各自擅長的專業(yè)領(lǐng)域深入發(fā)展并相互補充，這正好適應(yīng)民營經(jīng)濟的經(jīng)營使其能更加專注，以有限的資本規(guī)模經(jīng)營能力能夠達到自主研發(fā)高投入，適應(yīng)市場高度分工的要求，所以民間資本的投入會使市場更加有效率。

第四、技術(shù)引進吸收再創(chuàng)新將是我國集成電路技術(shù)創(chuàng)新發(fā)展的可以采用的重要方式。美國國家工程院院士馬佐平曾今說過：中國半導體產(chǎn)業(yè)有著良好的基礎(chǔ)，如果要趕超世界先進水平，必須要找準方向、加強合作。只有站在別人的基礎(chǔ)上，吸取國外研發(fā)的經(jīng)驗教訓，并充分合作才是我國集成電路業(yè)發(fā)展快速發(fā)展有限途徑，我國資金有限，技術(shù)底子薄，要想快速發(fā)展只有借鑒別人的技術(shù)在此基礎(chǔ)上朝正確方向發(fā)展，而不是從頭再來另立門戶。國際集成電路產(chǎn)業(yè)鏈分工與國家集成電路工業(yè)發(fā)展階段有很大關(guān)系，隨著產(chǎn)業(yè)的不斷成熟和不斷向我國轉(zhuǎn)移使得我國可以走先生產(chǎn)，在有一定的技術(shù)和資金積累后再研發(fā)的途徑。技術(shù)引進再創(chuàng)新的一條有效路徑就是吸引海外人才到我國集成電路企業(yè)，美國等發(fā)達國家的經(jīng)濟不景氣正好加速了人才向我國企業(yè)的流動，對我國是十分有利的。

【參考文獻】

[1]盧銳，黃海燕，王軍偉.基于技術(shù)學習的臺灣地區(qū)產(chǎn)業(yè)鏈升級[J].河海大學學報（哲學社會科學版），2009，(12):57-60，95.

[2]莫大康.新形勢下的世界半導體業(yè)及中國半導體業(yè)的前景(上)[J].電子產(chǎn)品世界，2008，(5):24，26，32.

[3]莫大康.新形勢下的世界半導體業(yè)及中國半導體業(yè)的前景(下)[J].電子產(chǎn)品世界，2008，(6):32-33，36.

[4]葉甜春.中國集成電路裝備制造業(yè)自主創(chuàng)新戰(zhàn)略[J].中國集成電路，2006，(9):17-19.

[5]楊道虹.發(fā)達國家和地區(qū)集成電路產(chǎn)業(yè)技術(shù)創(chuàng)新模式及其啟示[J].電子工業(yè)專用設(shè)備，2008，(8):53-56.

[6]李珂.2008年中國集成電路產(chǎn)業(yè)發(fā)展回顧與展望[J].電子工業(yè)專用設(shè)備，2009，(3):6-10.

[7]龐輝，裴砜.我國集成電路產(chǎn)業(yè)發(fā)展中存在的問題及對策[J].沈陽大學學報，2009，(8): 9-12.

[8]翁壽松.中國半導體產(chǎn)業(yè)面臨的挑戰(zhàn)[J].電子工業(yè)專用設(shè)備，2009，(10):13-15，45.

[9]尹小平崔巖.日美半導體產(chǎn)業(yè)競爭中的國家干預——以戰(zhàn)略性貿(mào)易政策為視角的分析[J].現(xiàn)代日本經(jīng)濟，2010，(1):8-12.

第4篇：半導體及集成電路范文

一、何謂芯片？

要了解芯片，首先要明白“集成電路”和“半導體”兩個概念。1958年9月12日，在美國德州儀器公司擔任工程師的“杰克·基爾比”發(fā)明了集成電路的理論模型。1959年，曾師從晶體管發(fā)明人之一肖克萊率先創(chuàng)造了掩模版曝光刻蝕方法，發(fā)明了今天的集成電路技術(shù)。而半導體是一種導電性能介于導體和絕緣體之間的材料，常見的有硅、鍺、砷化鎵等，用于制造芯片。

我們所說的集成電路指的是采用特定的制造工藝，把一個電路中所需的晶體管、電阻、電容和電感等元件及元件間的連線，集成制作在一小塊硅基半導體晶片上并封裝在一個腔殼內(nèi)，成為具有所需功能的微型器件

芯片是指內(nèi)含集成電路的半導體基片（最常用的是硅片），是集成電路的物理載體。

二、中國芯片發(fā)展現(xiàn)狀

目前中國芯片發(fā)展現(xiàn)狀可用四個詞概括：發(fā)展很快，落后兩代，技術(shù)受限，產(chǎn)品低端。

中國芯片制造工藝落后國際同行兩代。中國目前只能量產(chǎn)28納米級芯片，而國外可完成7納米級產(chǎn)品制造；產(chǎn)能嚴重不足，50%的芯片依賴進口；同時中國的產(chǎn)能和需求之間結(jié)構(gòu)失配，實際能夠生產(chǎn)的產(chǎn)品，與市場需求不匹配；長期的代工模式導致設(shè)計能力和制造能力失配、核心技術(shù)缺失；投資混亂、研發(fā)投入和人才不足等問題，導致中國集成電路產(chǎn)業(yè)目前總體還處于“核心技術(shù)受制于人、產(chǎn)品處于中低端”的狀態(tài)，并且在很長的一段時間內(nèi)無法根本改變。

為什么中國制造不出高端芯片？先要了解芯片制造過程。芯片制造主要分為三大環(huán)節(jié)：晶圓加工制造、芯片前期加工、芯片后期封裝。其中技術(shù)難度最大最核心的是芯片前期加工這個環(huán)節(jié)，分為上百道制程，每道制程都有相應(yīng)的裝備。在這些裝備里面，技術(shù)難度最大的就是光刻技術(shù)。中國半導體技術(shù)主要是在第一和第三環(huán)節(jié)。第二個環(huán)節(jié)中的技術(shù)裝備大部分處于空白，所以高端的整個芯片都需要進口。

光刻機精度，芯片制造的卡脖子環(huán)節(jié)

制約集成電路技術(shù)發(fā)展的有四大要素：功耗、工藝、成本和設(shè)計復雜度，其中光刻機就是一個重中之重，核心技術(shù)中的核心。

一些裝備由于其巨大的制造難度被冠以“工業(yè)皇冠上的明珠”的稱號，最主流的說法是兩大裝備：航空發(fā)動機和光刻機，最先進的航空發(fā)動機目前的報價在千萬美元量級，但是最先進的光刻機目前的報價已經(jīng)過億美金。

第5篇：半導體及集成電路范文

關(guān)鍵詞 應(yīng)用型人才 集成電路工藝基礎(chǔ) 實驗教學

中圖分類號：G424 文獻標識碼：A DOI：10.16400/ki.kjdkz.2016.01.047

The Research of Experimental Teaching on "Integrated Circuit

Process Foundation" in Independent College

WEN Yi， HU Yunfeng

（University of Electronic Science and Technology of China， Zhongshan Institute， Zhongshan， Guangdong 528402）

Abstract Combining electronic science and technology applied talents training model in independence colleges， the experimental teaching was discussed on the "integrated circuit process foundation" course. The course was composed of simulation multimedia teaching system， basic semiconductor planar process experiment， process simulation software and school-enterprise cooperation. With the author's teaching practice， the enthusiasm of students was trying to effectively mobilized， and the development of students' learning ability and practical ability to train qualified electronic information applied talents was promoted.

Key words applied talents; integrated circuit process foundation; experimental teaching

0 引言

微電子技術(shù)和產(chǎn)業(yè)在國民經(jīng)濟中具有舉足輕重的地位。高校的電子科學與技術(shù)專業(yè)以培養(yǎng)微電子學領(lǐng)域的高層次工程技術(shù)人才為目標，學生畢業(yè)后能從事電子器件、集成電路和集成系統(tǒng)的設(shè)計和制造，以及相關(guān)的新技術(shù)、新產(chǎn)品、新工藝的研制與開發(fā)等方面工作。

“集成電路工藝基礎(chǔ)”是電子科學與技術(shù)專業(yè)的一門核心課程，講授半導體器件和集成電路制造的單項工藝基本原理和整體工藝流程。本課程是電子科學與技術(shù)專業(yè)課程體系中的重要環(huán)節(jié)，也是學生知識結(jié)構(gòu)的必要組成部分。通過本課程的學習，學生應(yīng)該具備一定工藝分析、設(shè)計以及解決工藝問題的能力。

集成電路工藝實驗作為“集成電路工藝基礎(chǔ)”課程的課內(nèi)實驗，是電子科學與技術(shù)專業(yè)的專業(yè)課教學的重要組成部分，具有實踐性很強、實踐和理論結(jié)合緊密的特點。加強工藝實驗教學對于培養(yǎng)高質(zhì)量的集成電路專業(yè)人才十分必要。但是集成電路的制造設(shè)備價格昂貴，環(huán)境條件要求苛刻，限制了工藝實驗教學在高校的開展。國內(nèi)僅少數(shù)重點大學能夠承受巨大的運營費用，擁有簡化的集成電路工藝線或工藝試驗線供科研、教學使用。而大多數(shù)學校只能依靠到研究所或Foundry廠進行參觀式的實習來解決工藝實驗問題，這對于學生實踐能力的培養(yǎng)是遠遠不夠的。

我院電子科學與技術(shù)專業(yè)成立于2003年，現(xiàn)每屆招收本科生約120人，多年內(nèi)為珠三角地區(qū)培養(yǎng)了大量專業(yè)人才。隨著集成電路技術(shù)日新月異的發(fā)展，對從業(yè)人員的要求也不斷升級，所以工藝實驗教學也必須與時俱進。作為獨立學院，如何結(jié)合自身實際地進行工藝實驗室建設(shè)、采用多種方法手段開展工藝實驗的教學，提高集成電路工藝課程的教學質(zhì)量，是我們所面臨的緊迫問題。本文以“集成電路工藝基礎(chǔ)”實驗教學實踐為研究對象，針對獨立學院學生理論基礎(chǔ)較為薄弱，動手熱情比較高的特點，就該課程教學內(nèi)容和教學方式進行了探討。

1 “集成電路工藝基礎(chǔ)”的實驗教學

“集成電路工藝基礎(chǔ)”具有涉及知識面廣，教學內(nèi)容信息量大，綜合性強，理論與實踐結(jié)合緊密的特點，課程教學難度相對較大。同時獨立學院相應(yīng)配套的實驗教學設(shè)備較為缺乏。為了提高學生對該課程的興趣，取得更好的實驗教學效果，讓學生能將理論應(yīng)用于實踐，具有較強的集成電路生產(chǎn)實踐和設(shè)計開發(fā)能力，筆者從如下幾方面對實驗教學進行了嘗試。

1.1 工藝模擬多媒體教學系統(tǒng)

運用傳統(tǒng)的教學方法，很難讓學生理解抽象的器件結(jié)構(gòu)和工藝流程并產(chǎn)生興趣。我院購置了清華大學微電子所的集成電路工藝多媒體教學系統(tǒng)，幫助學生對集成電路工藝流程有一個全面生動的認識。該系統(tǒng)提供擴散、氧化和離子注入三項工藝設(shè)備的操作模擬，充分利用多媒體技術(shù)，將聲光電等多種素材進行合理的處理，做到圖文聲像并茂，力爭使抽象的知識形象化，獲得直觀、豐富、生動的教學效果。該系統(tǒng)涉及大量的集成電路制造實際場景與特殊細節(jié)，能較全面地展示Foundry廠的集成電路生產(chǎn)環(huán)境和工藝流程。內(nèi)容豐富、身臨其境的工藝模擬能大大提高學生的學習興趣，幫助學生理解理論知識。

此外，在工藝課程的課堂教學過程中，嘗試利用學生自學討論作為輔助的形式。針對某些章節(jié)，老師課前提出問題，安排學生分組準備，自習上網(wǎng)收集最新的與集成電路工藝實驗相關(guān)的資料，整理中、英文文獻，制作內(nèi)容生動的PPT在課堂上演示并展開討論，最后歸納總結(jié)。這樣既培養(yǎng)了學生利用網(wǎng)絡(luò)進行自學和小組合作作學習的習慣，提高網(wǎng)上查找、整理資料的能力，也為老師的多媒體課件制作提供了素材，豐富了老師的教學內(nèi)容。

1.2 基礎(chǔ)的半導體平面工藝實驗

學院一直非常重視電子科學與技術(shù)專業(yè)的建設(shè)問題，在實驗室配置方面的資金投入力度比較大。在學院領(lǐng)導的大力支持下，近年來實驗室購置了一批集成電路工藝實驗設(shè)備和儀器，如光刻機、涂膠機、氧化反應(yīng)室、磁控濺射設(shè)備、半導體特性測試系統(tǒng)和掃描電子顯微鏡等，為集成電路工藝實驗教學的開展打下了良好的物質(zhì)基礎(chǔ) 。

在集成電路專業(yè)教學中，工藝實驗是非常重要的環(huán)節(jié);讓學生進行實際操作，對于培養(yǎng)應(yīng)用型人才也是非常必要的。通過調(diào)研考察兄弟院校的工藝實驗開展情況，結(jié)合我院的實際情況和條件，確定了我院電子科學與技術(shù)專業(yè)的基礎(chǔ)半導體平面工藝實驗項目，如氧化（硅片熱氧化實驗）、擴散（硅片摻雜實驗）、光刻（硅片上選擇刻蝕窗口的實驗）、淀積（PVD、CVD薄膜制備的實驗）等。

這些設(shè)備和儀器，除了用于工藝課程實驗教學外，平時還開放給本科生畢業(yè)設(shè)計、學生創(chuàng)新項目及研究生科研等。通過實際動手操作，使學生能將所學理論知識運用到實際中，既培養(yǎng)了學生的實際操作能力，又引導學生在實踐中掌握分析問題、解決問題的科學方法，加深了對集成電路工藝技術(shù)和原理的理解。

1.3 工藝仿真軟件

現(xiàn)代集成電路的發(fā)展離不開計算機技術(shù)的支持，所以要重視計算機仿真在課程中的作用。TCAD（Technology Computer Aided Design）產(chǎn)品是研究、設(shè)計與開發(fā)半導體器件和工藝所必需的先進工具。它可以準確地模擬研究所和Foundry廠里的集成電路工藝流程，對由該工藝流程制作出的半導體器件的性能進行仿真，也能設(shè)計與仿真太陽能電池、納米器件等新型器件。

利用美國SILVACO公司的TCAD產(chǎn)品，筆者為工藝課程開設(shè)了課內(nèi)仿真實驗，實驗項目包括薄膜電阻、二極管、NMOS等基本器件的設(shè)計和工藝流程仿真。通過ATHENA和ATLAS軟件教學，指導學生仿真設(shè)計基本的半導體器件，模擬工藝流程，從而鞏固所學理論知識，使學生將工藝和以前學過的半導體器件的內(nèi)容融合起來。學生在計算機上通過軟件進行仿真實驗，既可以深入研究仿真的工藝流程細節(jié)，又可以彌補由于設(shè)備條件的制約帶來的某些實驗項目暫時無法開出的不足。

1.4 校企合作

培養(yǎng)應(yīng)用型人才還必須結(jié)合校企合作。珠三角地區(qū)是微電子產(chǎn)業(yè)的聚集地，企業(yè)眾多，行業(yè)發(fā)展前景好。加強校企聯(lián)系，可以做到合作共贏，共同發(fā)展。通過組織學生到半導體生產(chǎn)測試企業(yè)參觀實習，如深圳方正微電子、珠海南科、中山木林森LED等，讓學生親身體驗半導體企業(yè)的生產(chǎn)過程，感受集成電路工廠的生產(chǎn)環(huán)境，了解本行業(yè)國內(nèi)外發(fā)展的概況，從而彌補課堂教學的不足，激發(fā)學生學習熱情，引導學生畢業(yè)后從事相關(guān)工作。目前，學院與這些半導體生產(chǎn)測試企業(yè)建立了良好的合作關(guān)系，每屆畢業(yè)生都有進入上述企業(yè)工作的。他們在工作崗位上表現(xiàn)良好，獲得用人單位的好評，既為企業(yè)輸送了合格人才，也為往后學生的職業(yè)規(guī)劃樹立了榜樣，拓展了學生的就業(yè)渠道。

2 結(jié)束語

經(jīng)過筆者幾年來的實踐，在“集成電路工藝基礎(chǔ)”課程的實驗教學中，對教學內(nèi)容和教學方式進行了改進，形式多樣，互為補充，內(nèi)容全面、新穎，注重學生實踐技能的培養(yǎng)，對提高學生整體素質(zhì)起到了積極作用，實現(xiàn)了教學質(zhì)量的提高。當然，“集成電路工藝基礎(chǔ)”課程的實驗教學還有很大的改進空間，我們還需要在實踐中不斷地改革與探索，將其逐步趨于完善，使其在培養(yǎng)獨立學院應(yīng)用型人才的過程中發(fā)揮巨大的作用。

參考文獻

[1] 王紅航，張華斌，羅仁澤.“微電子工藝基礎(chǔ)”教學的應(yīng)用能力培養(yǎng)[J].電氣電子教學學報，2009.31（2）.

[2] 王蔚，田麗，付強.微電子工藝課/實驗/生產(chǎn)實習的整合研究[J].中國現(xiàn)代教育裝備，2012.23.

[3] 梁齊，楊明武，劉聲雷.微電子工藝實驗教學模式探索[J].實驗室科學，2008.1.

第6篇：半導體及集成電路范文

關(guān)鍵詞：半導體可靠性設(shè)計

Abstract: the reliability of the semiconductor integrated circuit design is in the whole process of product development, prevention, strengthen the system of management thoughts as the instruction, from line design, layout design, process design, package structure design, evaluation test design, material selection, software design, and adopts various effective measures, and strive to eliminate or control semiconductor integrated circuit under specified conditions and within the time required, all kinds of possible failure mode, thus in the performance, cost, time (research, production cycle) factors on the basis of comprehensive balance, and realize the semiconductor integrated circuit products the reliability indexes provisions.

Keywords: semiconductor design reliability

中圖分類號： O471 文獻標識碼：A文章編號：

1. 可靠性設(shè)計應(yīng)遵循的基本原則

（1）必須將產(chǎn)品的可靠性要求轉(zhuǎn)化成明確的、定量化的可靠性指標。

（2）必須將可靠性設(shè)計貫穿于產(chǎn)品設(shè)計的各個方面和全過程。

（3）從國情出發(fā)盡可能地采用當今國內(nèi)外成熟的新技術(shù)、新結(jié)構(gòu)、新工藝。

（4）設(shè)計所選用的線路、版圖、封裝結(jié)構(gòu)，應(yīng)在滿足預定可靠性指標的情況下盡量簡化，避免復雜結(jié)構(gòu)帶來的可靠性問題。

（5）可靠性設(shè)計實施過程必須與可靠性管理緊密結(jié)合。

2. 可靠性設(shè)計的基本依據(jù)

（1）合同書、研制任務(wù)書或技術(shù)協(xié)議書。

（2）產(chǎn)品考核所遵從的技術(shù)標準。

（3）產(chǎn)品在全壽命周期內(nèi)將遇到的應(yīng)力條件（環(huán)境應(yīng)力和工作應(yīng)力）。

（4）產(chǎn)品的失效模式分布，其中主要的和關(guān)鍵的失效模式及其機理分析。

（5）定量化的可靠性設(shè)計指標。

（6）生產(chǎn)（研制）線的生產(chǎn)條件、工藝能力、質(zhì)量保證能力。

3. 設(shè)計前的準備工作

（1）將用戶對產(chǎn)品的可靠性要求，在綜合平衡可靠性、性能、費用和研制（生產(chǎn)）周期等因素的基礎(chǔ)上，轉(zhuǎn)化為明確的、定量化的可靠性設(shè)計指標。

（2）對國內(nèi)外相似的產(chǎn)品進行調(diào)研，了解其生產(chǎn)研制水平、可靠性水平（包括產(chǎn)品的主要失效模式、失效機理、已采取的技術(shù)措施、已達到的質(zhì)量等級和失效率等）以及該產(chǎn)品的技術(shù)發(fā)展方向。

(3) 對現(xiàn)有生產(chǎn)（研制）線的生產(chǎn)水平、工藝能力、質(zhì)量保證能力進行調(diào)研，可通過通用和特定的評價電路，所遵從的認證標準或統(tǒng)計工藝控制（SPC）技術(shù)，獲得在線的定量化數(shù)據(jù)。

4. 可靠性設(shè)計程序

（1）分析、確定可靠性設(shè)計指標，并對該指標的必要性和科學性等進行論證。

（2）制定可靠性設(shè)計方案。設(shè)計方案應(yīng)包括對國內(nèi)外同類產(chǎn)品（相似產(chǎn)品）的可靠性分析、可靠性目標與要求、基礎(chǔ)材料選擇、關(guān)鍵部件與關(guān)鍵技術(shù)分析、應(yīng)控制的主要失效模式以及應(yīng)采取的可靠性設(shè)計措施、可靠性設(shè)計結(jié)果的預計和可靠性評價試驗設(shè)計等。

（3）可靠性設(shè)計方案論證（可與產(chǎn)品總體方案論證同時進行）。

（4）設(shè)計方案的實施與評估，主要包括線路、版圖、工藝、封裝結(jié)構(gòu)、評價電路等的可靠性設(shè)計以及對設(shè)計結(jié)果的評估。

（5）樣品試制及可靠性評價試驗。

（6）樣品制造階段的可靠性設(shè)計評審。

（7）通過試驗與失效分析來改進設(shè)計，并進行“設(shè)計－試驗－分析－改進”循環(huán)，實現(xiàn)產(chǎn)品的可靠性增長，直到達到預期的可靠性指標。

（8）最終可靠性設(shè)計評審。

（9）設(shè)計定型。設(shè)計定型時，不僅產(chǎn)品性能應(yīng)滿足合同要求，可靠性指標是否滿足合同要求也應(yīng)作為設(shè)計定型的必要條件。

5. 集成電路可靠性設(shè)計的基本內(nèi)容

（1）線路可靠性設(shè)計。

線路可靠性設(shè)計是在完成功能設(shè)計的同時，著重考慮所設(shè)計的集成電路對環(huán)境的適應(yīng)性和功能的穩(wěn)定性。半導體集成電路的線路可靠性設(shè)計是根據(jù)電路可能存在的主要失效模式，盡可能在線路設(shè)計階段對原功能設(shè)計的集成電路網(wǎng)絡(luò)進行修改、補充、完善，以提高其可靠性。如半導體芯片本身對溫度有一定的敏感性，而晶體管在線路達到不同位置所受的應(yīng)力也各不相同，對應(yīng)力的敏感程度也有所不同。因此，在進行可靠性設(shè)計時，必須對線路中的元器件進行應(yīng)力強度分析和靈敏度分析（一般可通過SPICE和有關(guān)模擬軟件來完成），有針對性地調(diào)整其中心值，并對其性能參數(shù)值的容差范圍進行優(yōu)化設(shè)計，以保證在規(guī)定的工作環(huán)境條件下，半導體集成電路整體的輸出功能參數(shù)穩(wěn)定在規(guī)定的數(shù)值范圍，處于正常的工作狀態(tài)。

線路可靠性設(shè)計的一般原則是：1）線路設(shè)計應(yīng)在滿足性能要求的前提下盡量簡化；2）盡量運用標準元器件，選用元器件的種類盡可能減少，使用的元器件應(yīng)留有一定的余量，避免滿負荷工作；3）在同樣的參數(shù)指標下，盡量降低電流密度和功耗，減少電熱效應(yīng)的影響；4）對于可能出現(xiàn)的瞬態(tài)過電應(yīng)力，應(yīng)采取必要的保護措施。如在有關(guān)端口采用箝位二極管進行瞬態(tài)電壓保護，采用串聯(lián)限流電阻限制瞬態(tài)脈沖過電流值。

（2）版圖可靠性設(shè)計。

版圖可靠性設(shè)計是按照設(shè)計好的版圖結(jié)構(gòu)由平面圖轉(zhuǎn)化成全部芯片工藝完成后的三維圖像，根據(jù)工藝流程按照不同結(jié)構(gòu)的晶體管（雙極型或MOS型等）可能出現(xiàn)的主要失效模式來審查版圖結(jié)構(gòu)的合理性。如電遷移失效與各部位的電流密度有關(guān)，一般規(guī)定有極限值，應(yīng)根據(jù)版圖考察金屬連線的總長度，要經(jīng)過多少爬坡，預計工藝的誤差范圍，計算出金屬涂層最薄位置的電流密度值以及出現(xiàn)電遷移的概率。此外，根據(jù)工作頻率在超高頻情況下平行線之間的影響以及對性能參數(shù)的保證程度，考慮有無出現(xiàn)縱向或橫向寄生晶體管構(gòu)成潛在通路的可能性。對于功率集成電路中發(fā)熱量較大的晶體管和單元，應(yīng)盡量分散安排，并盡可能遠離對溫度敏感的電路單元。

（3）工藝可靠性設(shè)計。

為了使版圖能準確無誤地轉(zhuǎn)移到半導體芯片上并實現(xiàn)其規(guī)定的功能，工藝設(shè)計非常關(guān)鍵。一般可通過工藝模擬軟件（如SUPREM等）來預測出工藝流程完成后實現(xiàn)功能的情況，在工藝生產(chǎn)過程中的可靠性設(shè)計主要應(yīng)考慮：1）原工藝設(shè)計對工藝誤差、工藝控制能力是否給予足夠的考慮（裕度設(shè)計），有無監(jiān)測、監(jiān)控措施（利用PCM測試圖形）；2）各類原材料純度的保證程度；3）工藝環(huán)境潔凈度的保證程度；4）特定的保證工藝，如鈍化工藝、鈍化層的保證，從材料、工藝到介質(zhì)層質(zhì)量（結(jié)構(gòu)致密度、表面介面性質(zhì)、與襯底的介面應(yīng)力等）的保證。

（4）封裝結(jié)構(gòu)可靠性設(shè)計。

封裝質(zhì)量直接影響到半導體集成電路的可靠性。封裝結(jié)構(gòu)可靠性設(shè)計應(yīng)著重考慮：1）鍵合的可靠性，包括鍵合連接線、鍵合焊點的牢固程度，特別是經(jīng)過高溫老化后性能變脆對鍵合拉力的影響；2）芯片在管殼底座上的粘合強度，特別是工作溫度升高后，對芯片的剪切力有無影響。3）管殼密封后氣密性的保證；4）封裝氣體質(zhì)量與管殼內(nèi)水汽含量，有無有害氣體存在腔內(nèi)；5）功率半導體集成電路管殼的散熱情況；6）管殼外管腳的銹蝕及易焊性問題。

（5）可靠性評價電路設(shè)計。

為了驗證可靠性設(shè)計的效果或能盡快提取對工藝生產(chǎn)線、工藝能力有效的工藝參數(shù)，必須通過相應(yīng)的微電子測試結(jié)構(gòu)和測試技術(shù)來采集。所以，評價電路的設(shè)計也應(yīng)是半導體集成電路可靠性設(shè)計的主要內(nèi)容。一般有以下三種評價電路：1) 工藝評價用電路設(shè)計。主要針對工藝過程中誤差范圍的測定，一般采用方塊電阻、接觸電阻構(gòu)成的微電子測試結(jié)構(gòu)來測試線寬、膜厚、工藝誤差等。2) 可靠性參數(shù)提取用評估電路設(shè)計。針對雙極性和CMOS電路的主要失效模式與機理，借助一些單管、電阻、電容，盡可能全面地研究出一些能評價其主要失效機理的評估電路。3) 宏單元評估電路設(shè)計。針對雙極型和CMOS型電路主要失效模式與機理的特點，設(shè)計一些能代表復雜電路中基本宏單元和關(guān)鍵單元電路的微電子測試結(jié)構(gòu)，以便通過工藝流程研究其失效的規(guī)律性。

6. 可靠性設(shè)計技術(shù)

可靠性設(shè)計技術(shù)分類方法很多，這里以半導體集成電路所受應(yīng)力不同造成的失效模式與機理為線索來分類，將半導體集成電路可靠性設(shè)計技術(shù)分為：1）耐電應(yīng)力設(shè)計技術(shù)：包括抗電遷移設(shè)計、抗閂鎖效應(yīng)設(shè)計、防靜電放電設(shè)計和防熱載流子效應(yīng)設(shè)計；2）.耐環(huán)境應(yīng)力設(shè)計技術(shù)：包括耐熱應(yīng)力、耐機械應(yīng)力、耐化學應(yīng)力和生物應(yīng)力、耐輻射應(yīng)力設(shè)計；3）穩(wěn)定性設(shè)計技術(shù)：包括線路、版圖和工藝方面的穩(wěn)定性設(shè)計。

第7篇：半導體及集成電路范文

【關(guān)鍵詞】標準CMOS；工藝；肖特基二極管；集成；設(shè)計；實現(xiàn)

隨著射頻無線通信事業(yè)的發(fā)展和移動通訊技術(shù)的進步，射頻微波器件的性能與速度成為人們關(guān)注的重點，市場對其的需求也日益增多。目前，CMOS工藝是數(shù)字集成電路設(shè)計的主要工藝選擇，對于模擬與射頻集成電路來說，選擇的途徑有多種，例如Si雙極工藝、GaAs工藝、CMOS工藝等，在設(shè)計中，性能、價格是主要的參考依據(jù)。除此以外，工藝的成熟度及集成度也是重要的考慮范疇。

1.概述

對于射頻集成電路而言，產(chǎn)品的設(shè)計周期與上市時間的縮短都是依賴仿真精確預測電路性能的設(shè)計環(huán)境的功能。為了使設(shè)計環(huán)境體現(xiàn)出高效率，精確的器件模型與互聯(lián)模型是必須要具備的，在設(shè)計工具中非常重要，對于射頻與模擬技術(shù)，器件模型決定了仿真的精度。采用CMOS工藝，在射頻集成電路上的應(yīng)用時間還補償，也使得在一些模型方面還不完善。對于射頻CMOS集成電路而言，對其影響最大的是寄生參數(shù)，在低頻環(huán)境下，由于對這些寄生參數(shù)的忽視，往往使電路的高頻性能受到影響。肖特基二極管具有自身獨特的優(yōu)勢，例如快速開關(guān)速度和低正向壓降。由于這些優(yōu)異的高頻性能，他們有被廣泛應(yīng)用在開機檢測離子和微波網(wǎng)絡(luò)電路中。肖特基二極管通常制作的款式包括n型或p型半導體金屬材料，如砷GaAs和SiC。正向偏置的肖特基二極管的性能是由多數(shù)載流子器件，少數(shù)載流子主要是確定這些p型或n型二極管的屬性。為了改善高頻性能和集成電路的電源電壓減小到現(xiàn)代集成電路，集成的肖特基二極管是很重要的。但可以用于集成肖特基二極管的過程常常是沒有現(xiàn)成的，不能和CMOS電路單片集成。以往根據(jù)其設(shè)計，在標準CMOS工藝基礎(chǔ)上制造出肖特基二極管。在本文中，主要針對集成肖特基二極管的設(shè)計及實現(xiàn)進行描述，并且基于成本考慮，該標準CMOS工藝基礎(chǔ)上肖特基二極管生產(chǎn)工藝不需要任何修改。所測量的結(jié)果也符合要求，在SPICE仿真模型中得到驗證。

2.CMOS工藝技術(shù)

近幾十年，因為CMOS技術(shù)的發(fā)展，也使得在制造射頻集成電路時，采用CMOS技術(shù)得以實現(xiàn)。但是，因為CMOS制造工藝通常是以數(shù)字電路作為導向。面向數(shù)字電路設(shè)計的CMOS首先由芯片代工廠研發(fā)出來，注重功率耗散與時速。在數(shù)字CMOS工藝快速發(fā)展成熟以后，在其基礎(chǔ)上，通過修改制程與添加掩膜層實現(xiàn)信號的混合及模擬射頻CMOS工藝。傳統(tǒng)CMOS工藝包含BJTs、MOSFETs以及各種電阻，如擴散電阻、多晶硅電阻及N阱電阻。但是，對于CMOS工藝而言，還應(yīng)該涵蓋各種高頻無源器件，例如變?nèi)荻O管、MIM電容、高Q值電桿及變壓器等。同樣，作為肖特基二極管來說，也是CMOS工藝技術(shù)的重要環(huán)節(jié)。例如，需要額外高能離子注入形成深注入N阱降低程度耦合與噪聲系數(shù)。需要注意的是，盡管射頻CMOS工藝是基于數(shù)字CMOS工藝而來，但其不僅僅是添加幾層掩膜來實現(xiàn)高頻無源器件，對于器件的性能而言，射頻工藝與數(shù)字工藝的優(yōu)化目標是不同的，在進行改進的時候，也有可能與傳統(tǒng)的CMOS工藝發(fā)生沖突。

3.肖特基二極管的工作原理

之所以金屬半導體能夠形成對壘，主要原因是由于不同的功函數(shù)引起的。將金屬的功函數(shù)定義為技術(shù)費米能級與真空能級間的能量差，表示一個起始能量與費米能級相等的電子由金屬內(nèi)部移向真空中所需要的最小能量。該能量需要克服金屬晶格與被拉電子與其它電子間的作用，還有一個作用是用來克服金屬表面存在的偶極矩。因此，功函數(shù)的大小在一定程度上可以表述電子在金屬中被束縛的強度。和金屬類似，半導體的功函數(shù)也被定義為費米能級與真空能級間的能量差，因為半導體的費米能級通常處于禁帶中，禁帶中一般沒有電子，因此該功函數(shù)的定義就可以看做是將電子帶導帶或者價帶移向真空能級需要的平均能量。對于半導體來說，還有一個很重要的參數(shù)，就是電子親和能，表示板代替導帶底的電子向外逸出所需要的最小能量。

對于肖特基勢壘的形成而言，假設(shè)現(xiàn)有一塊n型半導體和一塊金屬，兩者具有相同的真空電子能級，假設(shè)半導體的功函數(shù)比金屬的功函數(shù)小，同時，假設(shè)半導體表面無表面態(tài)，那么其能帶到表面都是平直的。此時，兩者就形成一個統(tǒng)一的電子系統(tǒng)，因為金屬的費米能級比半導體的費米能級低，因此半導體中的電子就會流向金屬，這樣金屬表面就會帶負點，半導體帶正電。所帶電荷在數(shù)值上是等同的，因此對于整個系統(tǒng)來說，還是保持電中性，從而提高了半導體的電勢，降低了金屬的電勢。如果電勢發(fā)生變化，所有的電子能級及表面電子能級都會隨之變化，使之趨于平衡狀態(tài)，半導體和金屬的費米能級在同一水平上時，電子的凈流動不會出現(xiàn)。原來的費米能級的差異被二者之間的電勢差進行補償，半導體的費米能級下降。

4.肖特基二極管的設(shè)計和布局

這種設(shè)計是基于標準CMOS工藝下，通過MPW在0.35μm工藝中得到實現(xiàn)的。當金屬層直接沉積到低摻雜n型或p型半導體區(qū)域，形成一個肖特基二極管。當這兩種材料彼此接觸，由于電勢差的存在就會產(chǎn)生一個勢壘高度，電子必須克服的電流才能流入。低摻雜的半導體上的金屬的陽極和半導體動脈插管，通過歐姆接觸在陰極上。在我們的設(shè)計中只使用n型肖特基二極管。跨節(jié)的Al-Si肖特基二極管如圖1所示。

在該設(shè)計中，沒有出現(xiàn)P+有源區(qū)在n阱接觸下接觸材料是鋁面積（等于到dxd）。因此，金屬層將直接連接到低摻雜n阱區(qū)。其結(jié)果是形成了的Al-Si的肖特基二極管接觸。對于鑄造工藝中需要確定的參數(shù)，例如密度、功函數(shù)等，只能通過對該區(qū)域的肖特基二極管進行控制得以實現(xiàn)，進行二極管的I-V曲線或者其它參數(shù)的修改。

根據(jù)標準CMOS工藝基礎(chǔ)上的肖特基二極管的布局及設(shè)計。首先，為了降低肖特基二極管的串聯(lián)電阻，肖特基和歐姆接觸電極之間的距離按照設(shè)計規(guī)則被設(shè)置為最小允許的距離。其次，采用肖特基二極管布局的方法。交織式的布局為每一個串聯(lián)電阻提供了并聯(lián)連接的途徑，這是肖特基接觸的優(yōu)勢所在。

5.所制作的二極管的測定結(jié)果

根據(jù)MPW，對肖特基二極管的不同部位通過三種交織方法進行標準CMOS工藝下的0.35μm制造，并對測得的結(jié)果進行了討論。

5.1 I-V的功能

基于對串聯(lián)電阻的考慮，肖特基二極管的IV功能可表示為：

通過擬合公式（3）和所測得的結(jié)果，我們可以得到實現(xiàn)SBD的方法，如表1的參數(shù)所示。

從表1中可以觀察到，隨著相互交織的樹木的增多，串聯(lián)電阻的阻值明顯的降低。

為實現(xiàn)SBD的測量，勢壘高度B的測量的統(tǒng)計結(jié)果如圖3所示。在所測的90個樣本中，SBD1、SBD2、SBD3各30個樣本，從而求得實現(xiàn)SBD的勢壘高度為0.44eV左右。

擊穿電壓是4.5V左右，在今后的工作中，在正常的SBD設(shè)計與生產(chǎn)中，擊穿電壓可以延長一些方法的使用，例如在自對準保護環(huán)境與SBD的制造過程中，

5.2 C-V的功能

其中，Nd為摻雜濃度的n-阱，Φn是費米能級之間的電位差和導帶邊緣相等于（EC-Ef）/q。

圖4顯示了測得的反向偏壓為SBD的C-V曲線。

5.3 S參數(shù)測量和SBD高頻建模

為了測量高頻率的S參數(shù)設(shè)計的設(shè)備，每個SBD被放置了有三個探頭焊盤。中間信號墊的大小是85μm×85μm和頂部/底部的的地面尺寸是85μm×135μm的。使用GSG探頭和網(wǎng)絡(luò)分析儀，我們可以得到S參數(shù)設(shè)計的SBD。但是，S參數(shù)的直接測量結(jié)果包括墊片、金屬線和覆蓋的寄生電容。對于設(shè)計的設(shè)備而言，盡管寄生參數(shù)是非常小的，但這些寄生參數(shù)是絕對不能被忽視的，在計算的時候應(yīng)該將GSG探頭直接測量的S參數(shù)減去。在本文所研究的設(shè)計中，我們制作兩個虛擬的GSG信號墊作為測試裝置，假如兩個信號墊一個是偽GSG信號墊，一個是SBD信號墊，且兩個信號墊同等大小。除此以外的虛擬信號墊都是開放的，這也就是我們所說的開放式信號墊。S參數(shù)由啞墊進行測量。接著就可以得到信號墊和金屬線的寄生電阻和電容。將這些寄生參數(shù)減去，就能夠得到S參數(shù)的無寄生電阻和電容。將這種方法稱之為去嵌入技術(shù)。

使用測得的S參數(shù)可以抽象為高頻模擬SPICE模型。圖5顯示SBD仿真離子模型的實現(xiàn)。L1和L2顯示出的輸入和輸出串聯(lián)電感。Ci和Co表示陽極輸入輸出電容和陰極節(jié)點。C1具有相互交織的肖特基二極管的兩個端口之間的寄生電容。R1和R2為連接S參數(shù)下NWLL到地面下電阻的n-阱的模型。pn二極管反映的寄生蟲n阱p-次二極管。在我們的設(shè)計中，可以用得到的pn二極管的參數(shù)通過標準CMOS工藝0.35μm的SPICE模型。

如圖6所示，為S參數(shù)SBD1測量和模擬。表2給出了仿真離子模型的參數(shù)，頻率SBD1從50MHz到40GHz，該模型可以匹配到30GHz的測量結(jié)果。

6.結(jié)束語

隨著無線通訊具有的靈活性和高機動性的特點，其應(yīng)用越來越廣泛，也順應(yīng)了市場的需求。由于CMOS工藝在諸多的工藝中最為成熟、成本最低，卻功耗最小，因此得到廣泛的應(yīng)用，隨著技術(shù)的不斷成熟，CMOS工藝基礎(chǔ)上的肖特基二極管設(shè)計及實現(xiàn)也成為現(xiàn)實。也是未來射頻集成電路發(fā)展的必然趨勢。通過MPW在標準CMOS工藝制造的肖特基勢壘二極管中的設(shè)計應(yīng)用，可知鋁硅接觸的勢壘高度約0.44eV。通過I-V，C-V和S參數(shù)測量可以實現(xiàn)SBD。通過本文所示，SBD設(shè)計的優(yōu)勢較為明顯，最為顯著的是設(shè)計成本較低，能夠被廣泛的應(yīng)用與商業(yè)標準的CMOS工藝中。在以后的工作中，更多的重點將集中在標準CMOS工藝設(shè)計的SBD的反向擊穿電壓和頻率范圍擴展。

參考文獻

[1]張興杰，張世林，韓磊，郭維廉，侯賀剛，毛陸虹，謝生.標準CMOS工藝新型多晶硅PIN-LED的設(shè)計與實現(xiàn)[J].光電子.激光，2013（15）.

[2]孫旭光，張春，李永明，王志華，陳弘毅.超高頻無源RFID標簽的一些關(guān)鍵電路的設(shè)計[J].中國集成電路，2007（5）.

[3]陳鵬飛，陳許建，喻祖華，戴葵，鄒雪城.基于標準CMOS工藝的UHF無源通訊電源電路設(shè)計與實現(xiàn)[J].固體電子學研究與進展，2012（25）.

[4]孫旭光，張春，李永明，王志華，陳弘毅.超高頻無源RFID標簽的一些關(guān)鍵電路的設(shè)計[J].中國集成電路，2007.

[5]鄒勉.安森美半導體集成肖特基二極管的30V MOS-FET問世[J].半導體信息，2010（15）.

[6]姜蘭舉.肖特基二極管原理及應(yīng)用[J].電子報，2008（6）.

[7]朱偉鋼，張德忠，付紅兵.一維軸向有機無機異質(zhì)結(jié)肖特基二極管的制備及性能研究[J].化學學報，2012（28）.

[8]陳剛，陳雪蘭，柏松，李哲洋，韓平.4H-SiC外延中的缺陷及其對肖特基二極管的影響[J].半導體技術(shù)，2008（31）.

[9]肖新東，張世林，毛陸虹，謝生，陳燕.標準CMOS工藝下單片集成MSM光電探測器的2Gb/s光接收機[J].科學通報，2011（15）.

第8篇：半導體及集成電路范文

為滿足集成電路方面教學和科研的需要，同濟大學電子科學與技術(shù)系以985三期實驗室建設(shè)、教育部修購計劃兩項經(jīng)費所購置的設(shè)備為主體，充分整合利用本系目前已有的設(shè)備，完成了一個覆蓋完整的集成電路設(shè)計平臺的構(gòu)建。依托同濟大學第8期實驗教改項目的支持，電子科學與技術(shù)系在平臺的應(yīng)用方面進行了有益的探索：針對本科生實驗教學完成了集成電路設(shè)計系列實驗課程開設(shè)；在集成電路相關(guān)科研項目中進行了實際應(yīng)用，為科研工作提供了良好的支撐。

【關(guān)鍵詞】

集成電路；設(shè)計平臺；實驗教學；科研

進入21世紀之后，集成電路在我國相關(guān)產(chǎn)業(yè)及教育領(lǐng)域的重要性日益凸顯。2000年6月，國務(wù)院了綱領(lǐng)性文件《鼓勵軟件產(chǎn)業(yè)和集成電路產(chǎn)業(yè)發(fā)展的若干政策》（國發(fā)2000〔18號〕）[1]，明確了集成電路作為國家戰(zhàn)略性新興產(chǎn)業(yè)的地位。在其后的國家中長期科技發(fā)展規(guī)劃等文件中，均將集成電路列為重要的發(fā)展方向，自此我國集成電路產(chǎn)業(yè)進入了蓬勃發(fā)展的時期。產(chǎn)業(yè)的快速發(fā)展必然需要科技和教育的配合?；诖嗽?，國務(wù)院科教領(lǐng)導小組批準實施國家科技重大專項—集成電路與軟件重大專項，其后教育部、科技部決定在國內(nèi)有相對優(yōu)勢的高等院校建立國家集成電路人才培養(yǎng)基地，分別于2003年、2004年及2009年分3批批準和支持20所高校進行人才培養(yǎng)基地的建設(shè)工作。筆者所在的同濟大學為第2批建設(shè)的6所高校之一。

同濟大學電子科學與技術(shù)系成立于2002年，歷史較短，在集成電路方面的基礎(chǔ)較為薄弱。但自成立之初便將集成電路設(shè)計列為最重要的教學與科研方向之一，參考國際知名高校以及國內(nèi)兄弟院校的先進經(jīng)驗[2-4]，在課程設(shè)置等人才培養(yǎng)環(huán)節(jié)進行了積極的探索[5]。但是，集成電路設(shè)計強調(diào)工程設(shè)計實踐，如果缺乏相應(yīng)的設(shè)計平臺，僅以理論知識為主，會導致培養(yǎng)出的學生與產(chǎn)業(yè)需求契合度不高。這也是諸多高校在集成電路設(shè)計的實驗設(shè)置及實踐環(huán)節(jié)進行教學改革和積極探索的原因[6-7]。我系也意識到亟須加強實踐環(huán)節(jié)的相關(guān)建設(shè)。基于以上原因，我們充分利用985三期實驗室建設(shè)、教育部修購計劃兩項經(jīng)費的支持，在集成電路設(shè)計平臺的構(gòu)建方面進行了積極的嘗試。

1建設(shè)方案與建設(shè)過程

1.1平臺建設(shè)的基礎(chǔ)依托985二期實驗室建設(shè)、教育部修購計劃兩項經(jīng)費為我系的教學改革提供了非常有力的支持，根據(jù)各個學科方向的統(tǒng)籌規(guī)劃，分配約150萬元用于集成電路及與系統(tǒng)設(shè)計相關(guān)的設(shè)備購置。購置的設(shè)備見表1、表2。除以上兩部分設(shè)備之外，本系已經(jīng)部分購置了與集成電路設(shè)計相關(guān)的設(shè)備，如Dell服務(wù)器、SUN工作站、各類測試與信號發(fā)生設(shè)備等。因此，我系已經(jīng)初步具備了建設(shè)一個覆蓋半導體器件制備與分析、集成電路設(shè)計與測試、系統(tǒng)級設(shè)計驗證完整流程的專業(yè)實驗與設(shè)計平臺的基礎(chǔ)條件。

1.2總體構(gòu)想與平臺規(guī)劃基于上述基礎(chǔ)硬件設(shè)備，我系在有限的場地資源中安排了專門的場地作為半導體器件與集成電路設(shè)計專業(yè)實驗室，以支持集成電路設(shè)計平臺的建設(shè)。將擬建設(shè)的半導體與集成電路設(shè)計專業(yè)實驗室劃分為4個功能區(qū)：服務(wù)器與中央控制區(qū)、集成電路設(shè)計區(qū)、集成電路分析與測試區(qū)、系統(tǒng)級設(shè)計與驗證區(qū)?？傮w的規(guī)劃如圖1所示，功能與設(shè)備支撐概述如下。（1）服務(wù)器與中央控制區(qū)。主要空間用于放置3個機柜、承載兩個機架式服務(wù)器（HP、Dell）、存儲陣列（SAS15000RPM接口、初始配置7.2TB）、一個臥式服務(wù)器（超微）以及UPS電源、萬兆交換機等供電和網(wǎng)絡(luò)配件。需注意該部分噪聲較大，故應(yīng)與實驗室其他功能區(qū)隔離。提供VPN、遠程配置以及各類必要的服務(wù)，配置完整的EDA工具系統(tǒng)，覆蓋集成電路設(shè)計全流程。（2）集成電路設(shè)計區(qū)。20個左右的工位，主要為HP工作站。具備兩類工作方式：作為終端登錄服務(wù)器系統(tǒng)使用；在服務(wù)器系統(tǒng)不能提供支持時獨立使用。除工作站之外，配備2～3個文件柜、工具柜。（3）集成電路分析與測試區(qū)。主要功能為集成電路（晶圓、裸片、封裝后芯片）的分析、測試。分析與測試系統(tǒng)以兩套手動探針測試臺（包括基座、卡盤、ADV顯微鏡）、超長焦金相顯微鏡（超長工作距離，2000倍放大）、4套微米級精確位移系統(tǒng)（包括探針、針臂、針座、線纜與接口）為主，并配備2臺臺式計算機以及信號發(fā)生器、穩(wěn)壓電源、邏輯分析儀1臺、示波器1臺，用作信號發(fā)生與記錄、信號與圖像采集功能。配備兩個實驗工具柜。（4）系統(tǒng)級設(shè)計與驗證區(qū)。6個工位，配備2～3臺計算機?？紤]到面積有限，而該區(qū)功能較多，以多功能復用的方式設(shè)置工位的功能。該區(qū)的功能包括：①板級電路設(shè)計與測試。主要支撐設(shè)備為必要的計算機系統(tǒng)（軟、硬件）。多臺邏輯分析儀、示波器、信號發(fā)生器、萬用表、穩(wěn)壓電源、必要的電子元器件及焊接設(shè)備等。②基于FPGA的系統(tǒng)設(shè)計。主要支撐設(shè)備為計算機系統(tǒng)（軟、硬件）、4套Virtex-5FPGA系統(tǒng)。③嵌入式系統(tǒng)設(shè)計。主要支撐設(shè)備為計算機系統(tǒng)、3套VeriSOC-ARM9開發(fā)平臺、多套PSoC開發(fā)套件、多套ARM開發(fā)套件、微控制器開發(fā)套件等。④集成電路系統(tǒng)級驗證。與板級電路與測試共用各類設(shè)備。

1.3軟硬件系統(tǒng)與設(shè)計流程構(gòu)建基于新購買的存儲陣列（NetApp）、服務(wù)器（DL380G7）、交換機（CISCO），并整合本系統(tǒng)原有的兩臺服務(wù)器（一臺Dell機架式、一臺超微立式），構(gòu)成一個EDA開發(fā)服務(wù)系統(tǒng)。系統(tǒng)構(gòu)建方面，我們進行了基于傳統(tǒng)的EDA開發(fā)環(huán)境架構(gòu)，以及基于虛擬化系統(tǒng)進行構(gòu)建的兩種嘗試。存儲結(jié)構(gòu)上基于存儲陣列，提供足夠安全的冗余備份與保護。系統(tǒng)具備負載均衡功能。最終構(gòu)建的系統(tǒng)可直接支持同一實驗室內(nèi)20臺以上HP工作站的同時接入，并提供遠程登錄支持；以及通過同濟大學校園網(wǎng)，提供外網(wǎng)的VPN接入支持。在硬件系統(tǒng)的基礎(chǔ)上，我們安裝配置了完善的EDA工具鏈，以提供覆蓋全流程的集成電路設(shè)計支持。

2教學與科研應(yīng)用

前述所構(gòu)建的集成電路設(shè)計平臺僅是基礎(chǔ)的軟硬件系統(tǒng)，如果要在實際的教學和科研工作中進行使用，尚需進行相關(guān)的課程大綱規(guī)劃、實驗方案設(shè)計以及實際的芯片設(shè)計檢驗。通過同濟大學第8期實驗教學改革項目的支持，我們在這些方面開展了一定的工作，主要包括以下兩個方面。

2.1教學應(yīng)用完成了實驗方案內(nèi)容建設(shè)，構(gòu)建形成了一套覆蓋集成電路設(shè)計全流程的實驗方案，并兼顧半導體器件、集成電路測試；設(shè)計的系列實驗應(yīng)用于新開設(shè)的“集成電路設(shè)計實驗”課程中，以豐富和擴展該門課程的實驗內(nèi)容，提高學生的學習積極性。該課程每周4學時，已經(jīng)完成2013、2014兩個學年的實驗教學工作。具體的實驗內(nèi)容包括反相器實驗（電路原理圖輸入、電路仿真、版圖設(shè)計、版圖設(shè)計規(guī)則檢查及一致性檢查、后仿真）、一位全加器系列試驗、基本模擬電路單元設(shè)計實驗、綜合定制設(shè)計實驗、硬件描述語言設(shè)計與驗證實驗（選做）、自動綜合與布局布線設(shè)計實驗（選做）。構(gòu)建的軟硬件平臺，除用于集成電路設(shè)計實驗課之外，亦用于電子系“半導體器件物理”“半導體工藝原理”等多門課程的實驗環(huán)節(jié)，以及本科生畢業(yè)設(shè)計中。與現(xiàn)有的本科生各類創(chuàng)新活動相結(jié)合，為該類活動的人員選拔與培養(yǎng)、培訓起到了一定的輔助作用。

2.2科研應(yīng)用集成電路設(shè)計平臺除用于相關(guān)的實驗教學任務(wù)之外，亦可為相關(guān)的科研工作提供良好的支撐。在該平臺所定義的開發(fā)環(huán)境及設(shè)計流程上，我們完成了兩款65納米工藝超大規(guī)模集成電路芯片的設(shè)計工作，其中一款已經(jīng)返回，并進行了較為完整的測試，功能及性能均符合預期，芯片如圖2、圖3所示。這些設(shè)計很好地確證了該平臺的完整性和可靠性。

【參考文獻】

[1]國務(wù)院．國務(wù)院關(guān)于印發(fā)鼓勵軟件產(chǎn)業(yè)和集成電路產(chǎn)業(yè)發(fā)展若干政策的通知[EB/OL]．2006-6．

[2]葉紅．美國高校電子工程類專業(yè)本科培養(yǎng)方案淺析[J]．高等理科教育，2007（6）：64-67．

[3]于歆杰，王樹民，陸文娟．麻省理工學院教育教學考察報告（二）—培養(yǎng)方案與課程設(shè)置篇[J]．電氣電子教學學報．2004（5）：1-5．

[4]Bulletinforundergraduateeducation[EB/OL]．

[5]羅勝欽，王遵彤，萬國春，等．電子科學與技術(shù)專業(yè)培養(yǎng)方案初探[J]．電氣電子教學學報．2009（31）：89-91．

[6]張立軍，羊箭鋒，孫燃．CMOS集成電路設(shè)計教學及實驗改革[J]．電氣電子教學學報．2012，34（1）：105-107．

第9篇：半導體及集成電路范文

【關(guān)鍵詞】集成電路 理論教學 改革探索

【基金項目】湖南省自然科學基金項目（14JJ6040）;湖南工程學院博士啟動基金。

【中圖分類號】G642.3 【文獻標識碼】A 【文章編號】2095-3089（2015）08-0255-01

隨著科學技術(shù)的不斷進步，電子產(chǎn)品向著智能化、小型化和低功耗發(fā)展。集成電路技術(shù)的不斷進步，推動著計算機等電子產(chǎn)品的不斷更新?lián)Q代，同時也推動著整個信息產(chǎn)業(yè)的發(fā)展[1]。因此，對集成電路相關(guān)人才的需求也日益增加。目前國內(nèi)不僅僅985、211等重點院校開設(shè)了集成電路相關(guān)課程，一些普通本科院校也開設(shè)了相關(guān)課程。課程的教學內(nèi)容由單純的器件物理轉(zhuǎn)變?yōu)榘M集成電路、數(shù)字集成電路、集成電路工藝、集成電路封裝與測試等[2]。隨著本科畢業(yè)生就業(yè)壓力的不斷增加，培養(yǎng)應(yīng)用型、創(chuàng)新型以及可發(fā)展型的本科人才顯得日益重要。然而，從目前我國各普通院校對集成電路的課程設(shè)置來看，存在著重傳統(tǒng)輕前沿、不因校施教、不因材施教等問題，進而導致學生對集成電路敬而遠之，退避三舍，學習積極性不高，繼而導致學生的可發(fā)展性不好，不能適應(yīng)企業(yè)的要求。

本文結(jié)合湖南工程學院電氣信息學院電子科學與技術(shù)專業(yè)的實際，詳細闡述了本校當前“集成電路原理與應(yīng)用”課程理論教學中存在的問題，介紹了該課程的教學改革措施，旨在提高本校及各兄弟院校電子科學與技術(shù)專業(yè)學生的專業(yè)興趣，培養(yǎng)學生的創(chuàng)新意識。

1.“集成電路原理與應(yīng)用”課程理論教學存在的主要問題

1.1理論性強，課時較少

對于集成電路來說，在講解之前，學生應(yīng)該已經(jīng)學習了以下課程，如：“固體物理”、“半導體物理”、“晶體管原理”等。但是，由于這些課程的理論性較強，公式較多，要求學生的數(shù)學功底要好。這對于數(shù)學不是很好的學生來說，就直接導致了其學習興趣降低。由于目前嵌入式就業(yè)前景比較好，在我們學校，電子科學與技術(shù)專業(yè)的學生更喜歡嵌入式方面的相關(guān)課程。而集成電路相關(guān)企業(yè)更喜歡研究生或者實驗條件更好的985、211高校的畢業(yè)生，使得我校集成電路方向的本科畢業(yè)生找到相關(guān)的較好工作比較困難。因此，目前我校電子科學與技術(shù)專業(yè)的發(fā)展方向定位為嵌入式，這就導致一些跟集成電路相關(guān)的課程，如“微電子工藝”、“晶體管原理”、“半導體物理”等課程都取消掉了，而僅僅保留了“模擬電子技術(shù)”和“數(shù)字電子技術(shù)”這兩門基礎(chǔ)課程。這對于集成電路課程的講授更增加了難度。“集成電路原理與應(yīng)用”課程只有56課時，理論課46課時，實驗課10課時。只講授教材上的內(nèi)容，沒有基礎(chǔ)知識的積累，就像空中架房，沒有根基。在教材的基礎(chǔ)上額外再講授基礎(chǔ)知識的話，課時又遠遠不夠。這就導致老師講不透，學生聽不懂，效果很不好。

1.2重傳統(tǒng)知識，輕科技前沿

利用經(jīng)典案例來進行課程教學是夯實集成電路基礎(chǔ)的有效手段。但是對于集成電路來說，由于其更新?lián)Q代的速度非?？欤试谶M行教學時，除了采用經(jīng)典案例來夯實基礎(chǔ)外，還需緊扣產(chǎn)業(yè)的發(fā)展前沿。只有這樣才能保證人才培養(yǎng)不過時，學校培養(yǎng)的學生與社會需求不脫節(jié)。但目前在授課內(nèi)容上還只是注重傳統(tǒng)知識的講授，對于集成電路的發(fā)展動態(tài)和科技前沿則很少涉及。

1.3不因校施教，因材施教

教材作為教師教和學生學的主要憑借，是教師搞好教書育人的具體依據(jù)，是學生獲得知識的重要工具。然而，我校目前“集成電路原理與應(yīng)用”課程采用的教材還沒有選定。如：2012年采用葉以正、來逢昌編寫，清華大學出版社出版的《集成電路設(shè)計》;2013年采用畢查德?拉扎維編寫，西安交通大學出版社出版的《模擬CMOS集成電路設(shè)計》;2014年采用余寧梅、楊媛、潘銀松編著，科學出版社出版的《半導體集成電路》。教材一直不固定的原因是還沒有找到適合我校電子科學與技術(shù)專業(yè)學生實際情況的教材，這就導致教師不能因校施教、因材施教。

2.“集成電路原理與應(yīng)用”課程理論教學改革

2.1選優(yōu)選新課程內(nèi)容，夯實基礎(chǔ)

由于我校電子科學與技術(shù)專業(yè)的學生，沒有開設(shè)“半導體物理”、“晶體管原理”、“微電子工藝”等相關(guān)基礎(chǔ)課程，因此理想的、適用于我校學生實際的教材應(yīng)該包括半導體器件原理、模擬集成電路設(shè)計、雙極型數(shù)字集成電路設(shè)計、CMOS數(shù)字集成電路設(shè)計、集成電路的設(shè)計方法、集成電路的制作工藝、集成電路的版圖設(shè)計等內(nèi)容，如表1所示。因此，在教學實踐中，本著“基礎(chǔ)、夠用”的原則，采取選優(yōu)選新的思路，盡量選擇適合我校專業(yè)實際的教材。目前，使用筆者編寫的適合于我校學生實際的理論教學講義，理順了理論教學，實現(xiàn)了因校施教，因材施教。

表1 “集成電路原理與應(yīng)用”課程教學內(nèi)容

2.2提取科技前沿作為教學內(nèi)容，激發(fā)專業(yè)興趣

為了提高學生的專業(yè)興趣，讓他們了解“集成電路原理與應(yīng)用”課程的價值所在，在授課的過程中穿插介紹集成電路設(shè)計的前沿動態(tài)。如：從IEEE國際固體電路會議的論文集中提取模塊、電路、仿真、工藝等最新的內(nèi)容，并將這些內(nèi)容按照門類進行分類和總結(jié)，穿插至傳統(tǒng)的理論知識講授中，讓學生及時了解當前集成電路設(shè)計的核心問題。這樣不但可以激發(fā)學生的好奇心和學習興趣，還可以提高學生的創(chuàng)新能力。

2.3開展雙語教學互動，提高綜合能力

目前，我國的集成電路產(chǎn)業(yè)相對于國外來說，還存在著相當?shù)牟罹?。要開展雙語教學的原因有三：一是集成電路課程的一些基本專業(yè)術(shù)語都是由英文翻譯過來的;二是集成電路的研究前沿都是以英文發(fā)表在期刊上的;三是世界上主流的EDA軟件供應(yīng)商都集中在歐美國家，軟件的操作語言與使用說明書都是英文的。因此，集成電路課程對學生的英語能力要求很高，在課堂上適當開展雙語教學互動，無論是對于學生繼續(xù)深造，還是就業(yè)都是非常必要的。

3.結(jié)語

集成電路自二十世紀五十年代被提出以來，經(jīng)歷了小規(guī)模、中規(guī)模、大規(guī)模、超大規(guī)模、甚大規(guī)模，目前已經(jīng)進入到了片上系統(tǒng)階段。雖然集成電路的發(fā)展日新月異，但目前集成電路相關(guān)人才的學校培養(yǎng)與社會需求存在很大的差距。因此，對集成電路相關(guān)課程的教學改革刻不容緩?；诖耍疚膹摹凹呻娐吩砼c應(yīng)用”課程理論教學出發(fā)，詳細闡述了“集成電路原理與應(yīng)用”課程教學所存在的主要問題，并有針對性的提出了該課程教學內(nèi)容和教學方法的改革措施，這對培養(yǎng)應(yīng)用型、創(chuàng)新型的集成電路相關(guān)專業(yè)的本科畢業(yè)生具有積極的指導意義。

參考文獻：