數(shù)字電路的設(shè)計(jì)精選(九篇)

前言：一篇好文章的誕生，需要你不斷地搜集資料、整理思路，本站小編為你收集了豐富的數(shù)字電路的設(shè)計(jì)主題范文，僅供參考，歡迎閱讀并收藏。

第1篇：數(shù)字電路的設(shè)計(jì)范文

關(guān)鍵詞：數(shù)字電路實(shí)驗(yàn) 虛擬儀器 LabVIEW

實(shí)驗(yàn)教學(xué)是高等院校提高理工科學(xué)生動(dòng)手能力的重要組成部分，它在培養(yǎng)學(xué)生綜合素質(zhì)，創(chuàng)新思維等方面起了非常重要的作用。因而創(chuàng)造一個(gè)優(yōu)良的實(shí)驗(yàn)環(huán)境對(duì)人才的培養(yǎng)是必不可少的。

但是，就目前大多數(shù)高校的傳統(tǒng)電子實(shí)驗(yàn)室[1]來(lái)講，實(shí)驗(yàn)設(shè)備層次不齊而且大多數(shù)的實(shí)驗(yàn)設(shè)備落后于實(shí)驗(yàn)的要求。滯后且稀少的實(shí)驗(yàn)設(shè)備導(dǎo)致部分同學(xué)難以全部參與和投入 ，沒(méi)能充分了解和掌握實(shí)驗(yàn)全過(guò)程。另外，實(shí)驗(yàn)的內(nèi)容側(cè)重于理論的驗(yàn)證和模仿訓(xùn)練，實(shí)驗(yàn)內(nèi)容十分單一，同學(xué)們基本按照實(shí)驗(yàn)書(shū)和老師的指導(dǎo)按部就班的完成實(shí)驗(yàn)，這將學(xué)生們的思維限制在一個(gè)狹窄的范圍內(nèi)，缺乏對(duì)學(xué)生創(chuàng)新意識(shí)的培養(yǎng)和綜合能力的提高，從而很大程度上制約了實(shí)驗(yàn)教學(xué)的發(fā)展和人才質(zhì)量的提高。因而改革傳統(tǒng)實(shí)驗(yàn)室迫在眉睫。

虛擬儀器是解決這個(gè)問(wèn)題的方法之一。虛擬儀器[2]是以計(jì)算機(jī)為核心，把傳統(tǒng)儀器的專業(yè)化功能軟件化，使之與計(jì)算機(jī)融為一體。目前，最著名的虛擬儀器系統(tǒng)是NI的LabVIEW。運(yùn)用LABVIEW技術(shù)，通過(guò)對(duì)實(shí)驗(yàn)設(shè)備與元器件模塊化設(shè)計(jì)，在使用時(shí)只需點(diǎn)擊選擇該模塊，就可以方便的使用這些模塊進(jìn)行實(shí)驗(yàn)。這大大的節(jié)省了實(shí)驗(yàn)器材的費(fèi)用，而且虛擬器材更新速度快。這對(duì)培養(yǎng)學(xué)生的動(dòng)手與創(chuàng)新能力有很大的幫助[3]。

一、平臺(tái)的設(shè)計(jì)與實(shí)現(xiàn)

本項(xiàng)目利用NI ELVIS平臺(tái)中的LabVIEW，其設(shè)計(jì)思想是基于計(jì)算機(jī)的強(qiáng)大功能 ，采用接口標(biāo)準(zhǔn)化的硬件、進(jìn)行數(shù)據(jù)采集，而對(duì)數(shù)據(jù)的分析、處理、顯示則通過(guò)軟件編程實(shí)現(xiàn)，即采用“軟面板“，我們可根據(jù)需要自己定義儀器功能[4]，這樣既可以避開(kāi)硬儀器問(wèn)題，而突出、強(qiáng)化對(duì)學(xué)生分析及解決問(wèn)題能力的訓(xùn)練，使虛擬儀器更好的為教學(xué)服務(wù)[5]。該項(xiàng)目主要針對(duì)的是數(shù)字電子技術(shù)實(shí)驗(yàn)， 結(jié)合虛擬儀器自身特點(diǎn)及數(shù)電實(shí)驗(yàn)的特點(diǎn)，利用LabVIEW完成數(shù)電實(shí)驗(yàn)，后期可繼續(xù)利用NI Multisim和NI ELVIS相結(jié)合完成模電實(shí)驗(yàn)。

在數(shù)電實(shí)驗(yàn)中，由于虛擬儀器LabVIEW中提供的布爾運(yùn)算VI比較完備，再加上系統(tǒng)本身圖形化的語(yǔ)言風(fēng)格，完全可以做到將“程序――邏輯圖――實(shí)驗(yàn)過(guò)程――輸入輸出”等過(guò)程的結(jié)合，使過(guò)程簡(jiǎn)單明晰，可以完成數(shù)字邏輯電路中幾乎所有的實(shí)驗(yàn)及演示，如：半加器、全加器、比較器、計(jì)數(shù)器、與非門(mén)、D觸發(fā)器、JK觸發(fā)器、譯碼器等等，而且，具體的實(shí)驗(yàn)或演示過(guò)程，還可運(yùn)用LabVIEW中程序執(zhí)行過(guò)程的“高亮度單步執(zhí)行”模式，充分地觀察到信號(hào)的動(dòng)態(tài)流程和邏輯電路的運(yùn)算過(guò)程，甚至可以將某種邏輯運(yùn)算過(guò)程單獨(dú)開(kāi)發(fā)為專門(mén)的用戶VI，形成一獨(dú)特功能的新型概念的“虛擬芯片”，供需要時(shí)直接調(diào)用。

如果把虛擬儀器運(yùn)用到實(shí)驗(yàn)教學(xué)和科研中，不但可以節(jié)約大量?jī)x器設(shè)備的經(jīng)費(fèi)投入，而且能夠提高實(shí)驗(yàn)教學(xué)和科研的質(zhì)量與效率。另外，由于軟件容易更新，隨時(shí)可以加入最新的算法和研究成果，使實(shí)驗(yàn)系統(tǒng)的功能不斷發(fā)展和完善。

二、平臺(tái)的檢測(cè)與應(yīng)用

為了檢測(cè)此實(shí)驗(yàn)平臺(tái)的實(shí)用性和穩(wěn)定性。將本平臺(tái)應(yīng)用于中南民族大學(xué)數(shù)字電子技術(shù)的實(shí)驗(yàn)，學(xué)生在短短兩周的時(shí)間內(nèi)不僅完成了教學(xué)計(jì)劃規(guī)定的32個(gè)學(xué)時(shí)的所有實(shí)驗(yàn)，學(xué)生還完成了所有的附加實(shí)驗(yàn)，并且把許多課本上提到的芯片，但實(shí)驗(yàn)不作要求的，也全部完成。

1.實(shí)驗(yàn)實(shí)例

劃拳實(shí)驗(yàn)

實(shí)驗(yàn)要求：A 、B兩人劃拳，每人出兩只手，一只手可以代表 零或五。兩人同時(shí)出拳，并且口中喊出一個(gè)數(shù)字（零、五、十、十五、二十），如果喊出的數(shù)字等于A、B兩人四只手的數(shù)值，那就誰(shuí)贏。但是當(dāng)兩人喊出的數(shù)字相等，結(jié)果都是打平。前面板如圖1所示。

圖1

2.虛擬儀器與傳統(tǒng)儀器比較

通過(guò)以上實(shí)驗(yàn)的實(shí)例，學(xué)生反映到利用虛擬儀器完成實(shí)驗(yàn)，不再是枯燥的接線，或者是簡(jiǎn)單的指示燈來(lái)觀察結(jié)果，而是有了自己的設(shè)計(jì)思想，不僅可以有更多的精力用于創(chuàng)新型實(shí)驗(yàn)的設(shè)計(jì)，還利用其圖形化的界面進(jìn)行直觀的實(shí)驗(yàn)操作，實(shí)驗(yàn)過(guò)程充滿新鮮感，激發(fā)了學(xué)生的求知欲，學(xué)習(xí)興趣也大大的加強(qiáng)。將虛擬儀器與傳統(tǒng)儀器的比較[6]如表1所示。

表1

三、展望

為了改善實(shí)驗(yàn)條件和改革實(shí)驗(yàn)教學(xué)方法，更新實(shí)驗(yàn)教學(xué)內(nèi)容，提高實(shí)驗(yàn)教學(xué)課程的水平，把虛擬儀器引入實(shí)驗(yàn)教學(xué)必然成為一種趨勢(shì)。通過(guò)虛擬實(shí)驗(yàn)室，可以隨時(shí)將電子技術(shù)實(shí)驗(yàn)搬到課堂上進(jìn)行演示，理論聯(lián)系實(shí)踐，實(shí)現(xiàn)實(shí)驗(yàn)室走進(jìn)課堂，儀器搬上講臺(tái)，現(xiàn)場(chǎng)操作儀器，動(dòng)態(tài)顯示測(cè)試原理，強(qiáng)化了教學(xué)效果。在課下，還可以使每個(gè)學(xué)生立刻進(jìn)入虛擬實(shí)驗(yàn)室，實(shí)地反復(fù)操作儀器，教師也不必?fù)?dān)心儀器會(huì)被損壞。這樣可以大大提高學(xué)生們?cè)趯?shí)際操作中的動(dòng)手能力，提高實(shí)驗(yàn)教學(xué)的效果。電子技術(shù)虛擬實(shí)驗(yàn)室能夠反復(fù)實(shí)現(xiàn)實(shí)驗(yàn)內(nèi)容，對(duì)實(shí)驗(yàn)過(guò)程的細(xì)節(jié)放大，加深實(shí)驗(yàn)者的感受，為實(shí)驗(yàn)者提供大量的實(shí)驗(yàn)機(jī)會(huì)。而且，學(xué)生通過(guò)計(jì)算機(jī)的廣博，對(duì)電子技術(shù)的各方面都能系統(tǒng)便捷地學(xué)習(xí)，這是普通的實(shí)驗(yàn)根本無(wú)法比擬的。發(fā)展虛擬實(shí)驗(yàn)室，能夠節(jié)約大量資金和物力，減少器件的損壞，并且能夠不斷更新，利用現(xiàn)有的豐富的計(jì)算機(jī)資源，進(jìn)行學(xué)習(xí)、設(shè)計(jì)和仿真。因此，虛擬實(shí)驗(yàn)室的建立有很重要的意義。

參考文獻(xiàn)

[1]伊妍萍，王健，李天石，LabVIEW在教學(xué)測(cè)試實(shí)驗(yàn)中的應(yīng)用[J].實(shí)驗(yàn)室研究與探索，2002

[2]李曉華，馮玉田. 基于組件技術(shù)的虛擬儀器開(kāi)發(fā)[J].上海.上海大學(xué)學(xué)報(bào)，1999

[3]北京普源精電科技有限公司，虛擬儀器在電子技術(shù)教學(xué)，實(shí)驗(yàn)中的應(yīng)用前景.北京，1999

[4]陳錫輝.LabVIEW8.2從入門(mén)到精通[M].北京：清華大學(xué)出版社，2007

第2篇：數(shù)字電路的設(shè)計(jì)范文

【關(guān)鍵詞】搶答電路；定時(shí)電路；報(bào)警電路

1 課題研究的相關(guān)背景

搶答器在當(dāng)下各種比賽中是非常受歡迎的一種設(shè)備，它可以快速有效的辨別出最先搶答到的選手。在早期，搶答器的組成很簡(jiǎn)單，只有幾個(gè)三極管，可控硅和發(fā)光管等，辨認(rèn)哪個(gè)選手優(yōu)先搶到主要是通過(guò)發(fā)光管來(lái)辨別。而現(xiàn)在的搶答器，大部分是利用了單片機(jī)或是數(shù)字集成電路，并新添了許多功能，比如如選手號(hào)碼顯示、搶按前或搶按后的計(jì)時(shí)、選手得分顯示等功能。

隨著科技的發(fā)展，現(xiàn)在的搶答器有著數(shù)字化，智能化的方向發(fā)展，這就必然提高了搶答器的成本。鑒于現(xiàn)在小規(guī)模的知識(shí)競(jìng)賽越來(lái)越多，操作簡(jiǎn)單，經(jīng)濟(jì)實(shí)用的小型搶答器必將大有市場(chǎng)。因此，我選擇簡(jiǎn)易邏輯數(shù)字搶答器這一課題。

2 搶答器的工作原理簡(jiǎn)介

搶答器的構(gòu)造，它包括主電路和擴(kuò)展的電路由兩部分組成。主電路完成基本搶答功能，當(dāng)玩家按下?lián)尨疰I之后，可以顯示參賽者的編號(hào)，同時(shí)阻止輸入的電路，阻止其他選手的回答。擴(kuò)大的電路測(cè)試數(shù)字的工作。它的工作原理：?jiǎn)?dòng)裝置后，主持人將開(kāi)關(guān)撥到到"清除"的狀態(tài)、搶答器被禁用，編號(hào)顯示器關(guān)閉設(shè)置計(jì)時(shí)器顯示的時(shí)間；主持人將開(kāi)關(guān)換到“開(kāi)始”狀態(tài)，宣布“開(kāi)始”搶答后。計(jì)時(shí)器開(kāi)始倒計(jì)時(shí)，揚(yáng)聲器發(fā)出聲音提示。參賽者在一個(gè)預(yù)定的時(shí)間期間在搶答時(shí)，搶答器完成：優(yōu)先判斷，編號(hào)鎖存，編號(hào)顯示，揚(yáng)聲器提示。一輪搶答之后，定時(shí)器停止，此時(shí)，禁止二次搶答、定時(shí)器顯示剩余時(shí)間。如果答案必須再次再一次，由主持人，“清除”和“開(kāi)始”的切換。

3 搶答器的工作過(guò)程

如果想調(diào)節(jié)搶答時(shí)間或答題時(shí)間，按“加一”鍵或“減一”鍵進(jìn)入調(diào)節(jié)狀態(tài)，此時(shí)會(huì)顯示現(xiàn)在設(shè)定的搶答時(shí)間或回答時(shí)間值，如想加一秒按一下“加1s”鍵，如果想減一秒按一下“減1s”鍵，時(shí)間LED上會(huì)顯示改變后的時(shí)間，調(diào)整范圍為0～99s， 0s時(shí)再減1s會(huì)跳到99，99s時(shí)再加1s會(huì)變到0s。

主持人按“搶答開(kāi)始”鍵，會(huì)有提示音，并立刻進(jìn)入搶答倒計(jì)時(shí)（預(yù)設(shè)15s搶答時(shí)間），如有選手搶答，會(huì)有提示音，并會(huì)顯示其號(hào)數(shù)并立刻進(jìn)入回答倒計(jì)時(shí)（預(yù)設(shè)10s搶答時(shí)間），不進(jìn)行搶答查詢，所以只有第一個(gè)按搶答的選手有效。倒數(shù)時(shí)間到小于5s會(huì)每秒響一下提示音。

如倒計(jì)時(shí)期間，主持人想停止倒計(jì)時(shí)可以隨時(shí)按“停止”按鍵，系統(tǒng)會(huì)自動(dòng)進(jìn)入準(zhǔn)備狀態(tài)，等待主持人按“搶答開(kāi)始”進(jìn)入下次搶答計(jì)時(shí)。

如果主持人未按“搶答開(kāi)始”鍵，而有人按了搶答按鍵，犯規(guī)搶答，LED上不斷閃爍FF和犯規(guī)號(hào)數(shù)并響個(gè)不，直到按下“停止”鍵為止。

4 搶答器的總體結(jié)構(gòu)

圖1 總體方框圖

如圖1所示為總體方框圖 接通電源后，后臺(tái)工作人員將檢測(cè)開(kāi)？S置“檢測(cè)”狀態(tài)，數(shù)碼管在正常清除下，顯示“■”；當(dāng)后臺(tái)工作人員將檢測(cè)開(kāi)關(guān)S置“搶答”狀態(tài)，主持按系統(tǒng)清除按鍵，搶答器處于禁止?fàn)顟B(tài)，編號(hào)顯示器滅燈；主持人松開(kāi)，宣布“開(kāi)始”，搶答器工作。選手按動(dòng)搶答按鍵，搶答器完成：優(yōu)先判斷、編號(hào)鎖存、編號(hào)顯示。當(dāng)一輪搶答之后，優(yōu)先搶答選手的編號(hào)一直保持到主持人將系統(tǒng)清除為止。如果再次搶答必須由主持人再次按動(dòng)系統(tǒng)清除按鍵。

5 優(yōu)先判斷與編號(hào)鎖存電路

電路選用優(yōu)先編碼器 74LS148 和鎖存器 74LS279 來(lái)完成。該電路主要完成兩個(gè)功能：一是，分辨出選手按鍵的先后，并鎖存優(yōu)先搶答者的編號(hào)；二是，禁止其他選手按鍵，其按鍵操作無(wú)效。工作過(guò)程：系統(tǒng)清除按鍵按動(dòng)時(shí)，74LS279的四個(gè)RS觸發(fā)器的置0端均為0，使四個(gè)觸發(fā)器均被置0。1Q為0，使74LS148的使能端■=0，74LS148處于允許編碼狀態(tài)，同時(shí)1Q為0，使74LS48的滅燈輸入端■=0，數(shù)碼管無(wú)顯示。這時(shí)搶答器處于準(zhǔn)備搶答狀態(tài)。

當(dāng)系統(tǒng)清除按鍵松開(kāi)時(shí)，搶答器處于等待狀態(tài)。當(dāng)有選手將按鍵開(kāi)關(guān)按下時(shí)，搶答器將接受并顯示搶答結(jié)果，假設(shè)按下的是S4，則74LS148的編碼輸出為011，此代碼送入74LS279鎖存后，使4Q3Q2Q=100，亦即74LS148的輸入為0100；又74LS148的優(yōu)先編碼標(biāo)志輸出■為0，使1Q=1，即■=1，74LS48處于譯碼狀態(tài)，譯碼的結(jié)果顯示為“4”。同時(shí)1Q=1，使74LS148的■=1，74LS148處于禁止?fàn)顟B(tài)，從而封鎖了其他按鍵的輸入。此外，當(dāng)優(yōu)先搶答者的按鍵松開(kāi)再按下時(shí)，由于仍為1Q=1，使■=1，74LS148仍處于禁止?fàn)顟B(tài)，確保不會(huì)接受二次按鍵時(shí)的輸入信號(hào)，保證了搶答者的優(yōu)先性。

6 搶答器設(shè)計(jì)中的優(yōu)先編碼電路

搶答器設(shè)計(jì)中的優(yōu)先編碼電路完成兩個(gè)功能：一是，分辨出選手按鍵的先后，并鎖存優(yōu)先搶答者的編號(hào)，同時(shí)譯碼顯示電路顯示編號(hào)；二是，禁止其他選手按鍵操作無(wú)效。

工作過(guò)程如下：

當(dāng)把開(kāi)關(guān)S放置在‘清除’端時(shí)，觸發(fā)器RS中的■端都為0，4個(gè)觸發(fā)器輸出置0，使74LS148的 ■=0，讓其在工作狀態(tài)中。開(kāi)關(guān)S放置在‘開(kāi)始’時(shí)，搶答器則是等待工作狀態(tài)，如現(xiàn)在選手按下時(shí)，74LS148的輸出■ ■ ■=010，■=0，經(jīng)RS鎖存后，1Q=1，■=1，74LS48處于工作狀態(tài)，4Q3Q2Q=101，經(jīng)譯碼顯示為‘5’。另，1Q=1，使74LS148 ■=1，處于禁止?fàn)顟B(tài)，封鎖其他按鍵的輸入。當(dāng)按鍵松開(kāi)即按下時(shí)，74LS148的■=1，此時(shí)由于仍為1Q=1，使■=1，因此，74LS148還是在禁止的狀態(tài)中，保證了不會(huì)出現(xiàn)二次搶答，也確保了搶答者的優(yōu)先搶答權(quán)。主持人將開(kāi)關(guān)S重新放置在‘清除’位置上，可以進(jìn)行下一輪的搶答。

（ 74LS148為8線-3線優(yōu)先編碼器。）

7 搶答器設(shè)計(jì)中的定時(shí)電路

由節(jié)目主持人根據(jù)搶答題的難易程度，設(shè)定一次搶答的時(shí)間，通過(guò)預(yù)置時(shí)間電路對(duì)計(jì)數(shù)器進(jìn)行預(yù)置，計(jì)數(shù)器的時(shí)鐘脈沖由秒脈沖電路提供?？深A(yù)置時(shí)間的電路選用十進(jìn)制同步加減計(jì)數(shù)器74LS192進(jìn)行設(shè)計(jì)。本設(shè)計(jì)是以555構(gòu)成震蕩電路，由74LS192來(lái)充當(dāng)計(jì)數(shù)器，構(gòu)成搶答器的倒計(jì)時(shí)電路。該電路簡(jiǎn)單，無(wú)需用到晶振，芯片都是市場(chǎng)上容易購(gòu)得的。設(shè)計(jì)功能完善，能實(shí)現(xiàn)直接清零、啟動(dòng)。

8 搶答器的優(yōu)點(diǎn)及組成

尤其是在知識(shí)比賽中做搶答題目時(shí)，其過(guò)程中，利用視覺(jué)判斷是很難判斷的，所以，需要設(shè)計(jì)出一個(gè)系統(tǒng)來(lái)確定哪位選手或者是哪一組選手先搶到的。我們可以利用單片機(jī)系統(tǒng)，其精確率哪怕兩組之間搶答的時(shí)間只差幾微秒，也可以判斷出來(lái)。以上問(wèn)題（下轉(zhuǎn)第387頁(yè)）（上接第350頁(yè)）迎刃而解。

【參考文獻(xiàn)】

[1]趙保經(jīng)，等.中國(guó)集成電路大全TTL集成電路分冊(cè)[M].北京：國(guó)防出版社，1985： 429-450，649-651，639-640.

第3篇：數(shù)字電路的設(shè)計(jì)范文

利用硬件描述語(yǔ)言VHDL，數(shù)字電路系統(tǒng)可從系統(tǒng)行為級(jí)、寄存器傳輸級(jí)和門(mén)級(jí)三個(gè)不同層次進(jìn)行設(shè)計(jì)，即上層到下層（從抽象到具體）逐層描述自己的設(shè)計(jì)思想，用一系列分層次的模塊來(lái)表示極其復(fù)雜的數(shù)字系統(tǒng)。然后，利用EDA工具，逐層進(jìn)行仿真驗(yàn)證，再把其中需要變?yōu)閷?shí)際電路的模塊組合，經(jīng)過(guò)自動(dòng)綜合工具轉(zhuǎn)換到門(mén)級(jí)電路網(wǎng)表。接著，再用專用集成電路（ASIC）或現(xiàn)場(chǎng)可編程門(mén)陣列（FPGA）自動(dòng)布局布線工具，把網(wǎng)表轉(zhuǎn)換為要實(shí)現(xiàn)的具體電路布線結(jié)構(gòu)。目前，這種高層次設(shè)計(jì)的方法已被廣泛采用。據(jù)統(tǒng)計(jì)，目前在美國(guó)硅谷約有90%以上的ASIC和FPGA采用硬件描述語(yǔ)言進(jìn)行設(shè)計(jì)。VHDL的應(yīng)用已成為當(dāng)今以及未來(lái)EDA解決方案的核心，而且是復(fù)雜數(shù)字系統(tǒng)設(shè)計(jì)的核心。

一、VHDL的特點(diǎn)

VHDL是一種全方位的硬件描述語(yǔ)言，具有極強(qiáng)的描述能力，能支持系統(tǒng)行為級(jí)、寄存器傳輸級(jí)和邏輯門(mén)級(jí)三個(gè)不同層次的設(shè)計(jì)，支持結(jié)構(gòu)、數(shù)據(jù)流、行為三種描述形式的混合描述，覆蓋面廣，抽象能力強(qiáng)，因此在實(shí)際應(yīng)用中越來(lái)越廣泛。VHDL的主要特點(diǎn)有：

1.功能強(qiáng)大。與其他的硬件描述語(yǔ)言相比，VHDL具有更強(qiáng)的描述能力和語(yǔ)言結(jié)構(gòu)，可以用簡(jiǎn)潔的源代碼描述復(fù)雜的邏輯控制。它具有多層次的設(shè)計(jì)描述功能，層層細(xì)化，最后直接生成電路級(jí)描述。

2.系統(tǒng)硬件描述能力強(qiáng)。VHDL具有豐富的數(shù)據(jù)類(lèi)型，豐富的仿真語(yǔ)句和庫(kù)函數(shù)，在任何大系統(tǒng)的設(shè)計(jì)早期就能查驗(yàn)設(shè)計(jì)系統(tǒng)功能的可行性，隨時(shí)可對(duì)設(shè)計(jì)進(jìn)行仿真模擬。

3.設(shè)計(jì)與工藝無(wú)關(guān)。用VHDL進(jìn)行硬件電路設(shè)計(jì)時(shí)，并不需要首先考慮選擇完成設(shè)計(jì)的器件。VHDL的硬件描述與具體的工藝和硬件結(jié)構(gòu)無(wú)關(guān)，因此VHDL設(shè)計(jì)程序的硬件實(shí)現(xiàn)目標(biāo)器件有廣闊的選擇范圍。

4.設(shè)計(jì)方法靈活，易于修改。VHDL語(yǔ)言標(biāo)準(zhǔn)、規(guī)范，大多數(shù)EDA工具都支持VHDL。在硬件設(shè)計(jì)過(guò)程中，用VHDL語(yǔ)言編寫(xiě)的源程序便于管理，VHDL易讀、結(jié)構(gòu)模塊化，方便修改、交流和保存。

5.支持廣泛，移植能力強(qiáng)。VHDL是一個(gè)標(biāo)準(zhǔn)語(yǔ)言，在電子設(shè)計(jì)領(lǐng)域，為眾多的EDA工具支持，因此移植能力好。

二、VHDL的結(jié)構(gòu)和設(shè)計(jì)方法

1.VHDL的基本結(jié)構(gòu)

VHDL的結(jié)構(gòu)模型包括五個(gè)部分：實(shí)體、結(jié)構(gòu)體、配置、程序包、庫(kù)。前四種可分別編譯，編譯后放入庫(kù)中，以備上層模塊調(diào)用。

（1）實(shí)體定義了器件的輸入輸出端口，設(shè)計(jì)實(shí)體是VHDL的基本單元，可以表示整個(gè)系統(tǒng)、一塊電路板、一個(gè)芯片或一個(gè)門(mén)電路。

（2）結(jié)構(gòu)體定義實(shí)體的實(shí)現(xiàn)，即描述系統(tǒng)內(nèi)部的結(jié)構(gòu)和行為。

（3）配置用于從庫(kù)中選取所需單元來(lái)組成系統(tǒng)設(shè)計(jì)的不同版本，為實(shí)體選定某個(gè)特定的結(jié)構(gòu)體。

（4）程序包存放各設(shè)計(jì)模塊都能共享的數(shù)據(jù)類(lèi)型、常數(shù)和子程序等。

（5）庫(kù)用來(lái)存放編譯結(jié)果，包括實(shí)體、結(jié)構(gòu)體、配置、程序包。

2.VHDL的設(shè)計(jì)方法

VHDL將層次化的設(shè)計(jì)方法引入到硬件描述中，自上向下的設(shè)計(jì)是從系統(tǒng)級(jí)開(kāi)始，將整個(gè)系統(tǒng)劃分為子模塊，然后對(duì)這些子模塊再進(jìn)行進(jìn)一步的劃分，直到可以直接用庫(kù)中的元件來(lái)實(shí)現(xiàn)為止。在設(shè)計(jì)方法上，將傳統(tǒng)的“電路設(shè)計(jì)硬件搭試調(diào)試焊接”模式轉(zhuǎn)變?yōu)椤肮δ茉O(shè)計(jì)軟件模擬仿真下載”方式。數(shù)字系統(tǒng)的設(shè)計(jì)采用自頂向下的方法，最頂層電路設(shè)計(jì)是指系統(tǒng)的整體要求，最下層是指具體邏輯電路的實(shí)現(xiàn)。一般的電子系統(tǒng)設(shè)計(jì)可分為兩個(gè)階段，第一階段是系統(tǒng)的邏輯設(shè)計(jì)和仿真，得出的是門(mén)級(jí)電路的原理圖或網(wǎng)表；第二階段設(shè)計(jì)如印刷電路板的布局布線，集成電路的版圖設(shè)計(jì)等，得出的是最終的物理設(shè)計(jì)。

三、VHDL的應(yīng)用實(shí)例

筆者以Max＋plusⅡ軟件作為平臺(tái)的一個(gè)空調(diào)機(jī)控制器的設(shè)計(jì)為例，談?wù)刅HDL在數(shù)字電路設(shè)計(jì)中的具體應(yīng)用。

實(shí)現(xiàn)一個(gè)控制器，常用有限狀態(tài)機(jī)方法實(shí)現(xiàn)。傳統(tǒng)的設(shè)計(jì)方法主要包括5個(gè)過(guò)程：確定原始狀態(tài)圖，狀態(tài)簡(jiǎn)化，狀態(tài)編碼，觸發(fā)器類(lèi)型的選擇及控制邏輯方程和輸出方程的確定，畫(huà)出電路原理圖。采用這種方法設(shè)計(jì)復(fù)雜狀態(tài)機(jī)將會(huì)十分繁雜。

利用VHDL來(lái)設(shè)計(jì)有限狀態(tài)機(jī)，可以充分發(fā)揮硬件描述語(yǔ)言的抽象能力，進(jìn)行功能描述，而具體的邏輯化簡(jiǎn)和電路設(shè)計(jì)可由計(jì)算機(jī)自動(dòng)完成，從而提高了設(shè)計(jì)的工作效率，并且條理清晰，修改起來(lái)也更方便，所以很適合復(fù)雜時(shí)序電路的設(shè)計(jì)。應(yīng)用VHDL設(shè)計(jì)狀態(tài)機(jī)的步驟如下：第一，根據(jù)系統(tǒng)要求確定狀態(tài)數(shù)量、狀態(tài)轉(zhuǎn)移的條件和各狀態(tài)輸出信號(hào)的賦值，并畫(huà)出狀態(tài)轉(zhuǎn)移圖；第二，按照狀態(tài)轉(zhuǎn)移圖編寫(xiě)有限狀態(tài)機(jī)的VHDL程序；第三，利用EDA工具進(jìn)行功能仿真驗(yàn)證；第四，編程下載。

空調(diào)機(jī)控制器的設(shè)計(jì)。它的兩個(gè)輸入來(lái)自溫度傳感器，用于監(jiān)測(cè)室內(nèi)溫度。如果室內(nèi)溫度正常，則temp-high和temp-low均為‘0’；如果室內(nèi)溫度過(guò)高，則temp-high為‘1’，temp-low為‘0’；如果室內(nèi)溫度過(guò)低，則temp-high為‘0’，temp-low為‘1’。根據(jù)temp-high和temp-low的值來(lái)決定當(dāng)前的工作狀態(tài)，并給出相應(yīng)的制冷和制熱輸出信號(hào)。

按照繪制好的狀態(tài)轉(zhuǎn)移圖編寫(xiě)VHDL程序，編程中采用case語(yǔ)句來(lái)描述狀態(tài)的改變，它具有直觀、條理清晰及易于修改等特點(diǎn)。也可以采用不同進(jìn)程來(lái)實(shí)現(xiàn)狀態(tài)的改變，所以編程方法多種。

功能仿真。利用Max＋plusⅡ軟件工具對(duì)所編程序進(jìn)行編譯、仿真。當(dāng)temp-low為“1”，即溫度過(guò)低，則heat為“1”（制熱）；當(dāng)temp-high為“1”，即溫度過(guò)高，則cool為“1”（制冷）。經(jīng)綜合后的仿真分析表明，該方案是合理可行的。通過(guò)仿真后，即可編程下載。

四、使用VHDL應(yīng)注意的一些問(wèn)題

由于VHDL語(yǔ)言是描述硬件行為的，相對(duì)其它開(kāi)發(fā)軟件的高級(jí)語(yǔ)言而言，在編程過(guò)程中有一些特殊性，所以經(jīng)常會(huì)出現(xiàn)語(yǔ)法正確但無(wú)法綜合的問(wèn)題。其原因多半因?yàn)榫幊陶邔?duì)硬件內(nèi)部的工作原理了解不夠，寫(xiě)出的代碼硬件無(wú)法實(shí)現(xiàn)。在此總結(jié)出一些應(yīng)注意的問(wèn)題：

第4篇：數(shù)字電路的設(shè)計(jì)范文

關(guān)鍵詞：數(shù)字電路；抗干擾技術(shù)；主要因素；主要方法

數(shù)字電路的開(kāi)發(fā)過(guò)程中必定會(huì)接觸到各式各樣的干擾因素，其中主要是受到硬件干擾。因此，在解決方法上主要采用的是抑制干擾源，切斷干擾傳播路徑并提高敏感器件的抗干擾能力，使用軟件降低對(duì)數(shù)字電路的干擾，對(duì)數(shù)字電路進(jìn)行一定的補(bǔ)救，從而使得數(shù)字電路能夠正常運(yùn)行，推動(dòng)數(shù)字電路設(shè)計(jì)技術(shù)的進(jìn)步。

1數(shù)字電路設(shè)計(jì)中形成干擾的主要因素分析

在數(shù)字電路設(shè)計(jì)中，形成干擾的主要因素有3個(gè)：干擾源、傳播路徑和敏感器件。干擾源是指在電路中確定會(huì)產(chǎn)生一定干擾的元件、設(shè)備或者是信號(hào)。在實(shí)際操作過(guò)程中，雷電、電機(jī)和繼電器等都可能成為干擾源，對(duì)電路形成巨大的干擾，并且在某些數(shù)字電路中是無(wú)法被去掉的。傳播路徑干擾是指在干擾源傳播到敏感器件的通路或者是媒介遭到一定的干擾。傳播路徑的干擾通常難以控制，干擾性會(huì)隨著傳播路徑的增加而有所增加。在實(shí)際操作過(guò)程中，空間的輻射、信號(hào)線等都會(huì)干擾傳播路徑。敏感器件是指某些容易擾的對(duì)象，包括單個(gè)設(shè)備或者分系統(tǒng)等，為了功能的需要，某些敏感器件的干擾是不可去除的。在實(shí)際操作過(guò)程中，主要指信號(hào)放大器、數(shù)字IC等。

2數(shù)字電路設(shè)計(jì)中抗干擾的主要方法分析

在數(shù)字電路設(shè)計(jì)中使用的抗干擾技術(shù)主要是抑制干擾源，切斷干擾傳播路徑并提高敏感器件的抗干擾能力等方法。同時(shí)，在某些硬件設(shè)施難以達(dá)到的時(shí)候采用軟件方法進(jìn)行數(shù)字電路防干擾，最大化地減少干擾項(xiàng)目對(duì)數(shù)字電路的干擾，保證數(shù)字電路在使用過(guò)程中的安全，確保數(shù)字電路的正常運(yùn)行。

2.1對(duì)干擾源進(jìn)行主動(dòng)抑制

抑制干擾源是抗干擾技術(shù)的主要方針，通過(guò)盡可能地減小干擾源受到的干擾，實(shí)現(xiàn)抑制干擾的作用。對(duì)干擾源進(jìn)行主動(dòng)抑制，主要是通過(guò)在干擾源兩端并聯(lián)電容和在干擾源回路串聯(lián)電感或電阻以及增加續(xù)流二極管。首先，為繼電器線圈增加續(xù)流二極管，通過(guò)增加續(xù)流二極管實(shí)現(xiàn)對(duì)干擾的消除作用。其次，為續(xù)電器接點(diǎn)兩端進(jìn)行火花抑制電路的連接，以減小電火花對(duì)電路的影響。第三，為電機(jī)增加濾波電路，盡量使用減小引線的長(zhǎng)度，增加電機(jī)的防干擾能力。第四，為電路板上的IC均接上一個(gè)高頻電容，減小IC對(duì)電源的影響。同時(shí)，在布線過(guò)程中，同樣要遵從使用較短引線的原則，以改善使用情況。第五，在實(shí)際布線過(guò)程中，應(yīng)盡量采用直線布線，避免使用接近90度的折線。第六，為可控硅接上抑制電路，在防護(hù)可控硅的同時(shí)減小噪音干擾，對(duì)干擾源進(jìn)行控制。

2.2對(duì)干擾傳播路徑進(jìn)行選擇性切斷

傳播路徑型干擾主要分為傳導(dǎo)干擾和輻射干擾。傳導(dǎo)干擾就是指在數(shù)字電路中通過(guò)導(dǎo)線傳播到敏感器件時(shí)的干擾，主要辨別方式是通過(guò)導(dǎo)線。輻射干擾是指通過(guò)空間輻射傳播到敏感器件時(shí)的干擾，主要辨別方式是通過(guò)空間輻射。2種干擾方式不同，但是對(duì)數(shù)字電路的干擾影響效果都相對(duì)較大。對(duì)于傳播路徑干擾，主要采用切斷和隔離的方式進(jìn)行控制。首先，考慮到電源對(duì)單片機(jī)的影響。一方面，要使用效用比較良好的電源，能夠在很大程度上解決干擾問(wèn)題。另一方面，可以給電源增加濾波電路，最大限度地減小電源的影響。其次，在單片機(jī)的選擇上要選取干擾較小的接口，并注意做好隔離。第三，晶振和單片機(jī)之間的距離要盡量減小，通過(guò)良好的布線減小傳播路徑的干擾。第四，要注重對(duì)電路板進(jìn)行合理的分區(qū)管理。在分區(qū)管理時(shí)應(yīng)該盡量將干擾源和敏感器件分隔并達(dá)到一定的距離，保證整個(gè)電路系統(tǒng)的穩(wěn)定。第五，將數(shù)字區(qū)和模擬區(qū)相隔離。在實(shí)際操作過(guò)程中，一定要注意使用地線將2個(gè)分區(qū)進(jìn)行隔離，減小干擾。第六，大功率器件要使用獨(dú)立地線。對(duì)于功率較大的地線通過(guò)單獨(dú)接地，減小干擾。第七，在關(guān)鍵的接口要使用類(lèi)似磁珠和濾波電路等必要的抗干擾器件。

2.3充分提高敏感器件的抗干擾能力

除了對(duì)干擾源進(jìn)行主動(dòng)抑制和對(duì)干擾傳播路徑進(jìn)行選擇性切斷，還要充分提高敏感器件的抗干擾能力，從敏感器件方面盡量減小敏感器件對(duì)整個(gè)數(shù)字電路的干擾。第一，在布線的時(shí)候要盡量避免大面積進(jìn)行回路環(huán)設(shè)計(jì)，通過(guò)縮短其面積來(lái)降低干擾。第二，在實(shí)際布線過(guò)程中，在電源線和地線的選取上以粗短為優(yōu)，盡量降低干擾。第三，單片機(jī)中閑置的接口要在不改變系統(tǒng)邏輯的前提下做好接地或接電處理，盡可能避免懸空造成的干擾。第四，要使用好監(jiān)控系統(tǒng)，保證單片機(jī)處于良好的工作狀態(tài)。第五，盡量選取低速的數(shù)字電路，但是要保證速度能夠滿足實(shí)際工作中的要求，確保實(shí)際工作的可行性。第六，IC器件應(yīng)該盡量直接進(jìn)行焊接工作，盡量避免選用某些連接插座，從而減少干擾，保障數(shù)字電路的實(shí)際可行性。

2.4使用軟件降低干擾

除了在硬件方面采取措施降低干擾，在抗干擾技術(shù)的使用上還要注重從軟件方面出發(fā)，比如利用數(shù)字濾波技術(shù)、輸入信號(hào)重復(fù)檢測(cè)技術(shù)、輸出端口數(shù)據(jù)刷新技術(shù)、軟件攔截技術(shù)以及“看門(mén)狗”技術(shù)來(lái)降低干擾。

數(shù)字濾波技術(shù)是指在軟件中對(duì)采集到的數(shù)據(jù)進(jìn)行電磁兼容消除干擾的處理。一般來(lái)說(shuō)，除了在硬件中對(duì)信號(hào)采取抗干擾措施之外，還要在軟件中進(jìn)行數(shù)字濾波的處理，以進(jìn)一步消除附加在數(shù)據(jù)中的各式各樣的干擾，使采集到的數(shù)據(jù)能夠真實(shí)地反映現(xiàn)場(chǎng)的工藝實(shí)際情況。數(shù)字濾波技術(shù)相對(duì)來(lái)說(shuō)算法靈活，效果良好。

輸入信號(hào)重復(fù)檢測(cè)技術(shù)是指在輸入信號(hào)過(guò)程中存在著輸入干擾而又難以使用硬件進(jìn)行抑制時(shí)，采用軟件重復(fù)檢測(cè)技術(shù)，從而最大限度地減少干擾。在重復(fù)檢測(cè)過(guò)程中，如果信號(hào)一直變化不定，在達(dá)到一定程度時(shí)，可以給出相應(yīng)的報(bào)警信號(hào)。輸出端口數(shù)據(jù)刷新技術(shù)也是采用重復(fù)輸出的方式降低數(shù)據(jù)干擾。通過(guò)數(shù)據(jù)的重復(fù)輸出，從而使得正確信息能夠在不斷傳輸中跳過(guò)干擾。

軟件攔截技術(shù)通過(guò)對(duì)程序運(yùn)行過(guò)程中的“亂飛”現(xiàn)象進(jìn)行攔截，使得程序擺脫軟件程序的“死循環(huán)”，最終使得運(yùn)行通過(guò)正常程序進(jìn)行，保證了程序的有效性和穩(wěn)定性。

“看門(mén)狗”技術(shù)是數(shù)字電路中的重要抗干擾技術(shù)。由于軟件攔截技術(shù)存在一定的局限性，對(duì)某些難以控制的程序“亂飛”現(xiàn)象無(wú)法正確地?cái)r截，程序也就難以擺脫“死循環(huán)”。而通過(guò)“看門(mén)狗”，能夠?qū)Τ绦蜻M(jìn)行良好的監(jiān)控。當(dāng)程序受到干擾發(fā)生混亂時(shí)，由于程序邏輯已經(jīng)受到了破壞，程序在混亂的情況下無(wú)法對(duì)“看門(mén)狗”進(jìn)行設(shè)置，進(jìn)而導(dǎo)致看門(mén)狗定時(shí)溢出，導(dǎo)致系統(tǒng)重新運(yùn)行，擺脫癱瘓狀態(tài)，保持良好的系統(tǒng)運(yùn)行。

第5篇：數(shù)字電路的設(shè)計(jì)范文

電子技術(shù)是一門(mén)實(shí)踐性很強(qiáng)的課程，其中電子電路設(shè)計(jì)是一個(gè)重要的實(shí)踐環(huán)節(jié)，掌握單元電路的設(shè)計(jì)方法是每個(gè)電子工程師必備的能力。具體介紹了單元電子電路設(shè)計(jì)步驟及幾種重要單元電路的設(shè)計(jì)方法。

電子技術(shù)是一門(mén)實(shí)踐性很強(qiáng)的課程，加強(qiáng)技能的訓(xùn)練及培養(yǎng)，是提高工程人員的素質(zhì)和能力的必要手段。在電子信息類(lèi)教學(xué)中，電子電路設(shè)計(jì)是一個(gè)重要的實(shí)踐環(huán)節(jié)，著重讓學(xué)員從理論學(xué)習(xí)過(guò)渡到實(shí)際的應(yīng)用，為以后從事技術(shù)工作打下堅(jiān)實(shí)的基礎(chǔ)。

設(shè)計(jì)電子電路系統(tǒng)時(shí)，首先必須明確系統(tǒng)的設(shè)計(jì)任務(wù)，根據(jù)任務(wù)進(jìn)行方案選擇，然后對(duì)方案中的各個(gè)部分進(jìn)行單元的設(shè)計(jì)，參數(shù)計(jì)算和器件選擇，最后將各個(gè)部分連接在一起，畫(huà)出一個(gè)符合設(shè)計(jì)要求的完整的系統(tǒng)電路圖。因此，掌握單元電路的設(shè)計(jì)方法和實(shí)際設(shè)計(jì)電路的能力，是電子工程師必備的能力。

一、電子技術(shù)及單元電路概念

所謂電子技術(shù)是根據(jù)電子學(xué)的原理，運(yùn)用電子器件設(shè)計(jì)和制造某種特定功能的電路以解決實(shí)際問(wèn)題的一門(mén)學(xué)科。包括信息電子技術(shù)和電路電子技術(shù)兩大分支。信息電子技術(shù)包括模擬電子技術(shù)和數(shù)字電子技術(shù)。電子技術(shù)是對(duì)電子信號(hào)進(jìn)行處理的技術(shù)，處理的方式有信號(hào)的發(fā)生、放大、濾波、轉(zhuǎn)換。

電子電路是由兩部分組成，即電子元件和電子器件。電子原件是指電子設(shè)備中的電阻器、電容器、變壓器和開(kāi)關(guān)等，而電子器件通常由電子管、離子管、晶體管等構(gòu)成。電子電路按組成方式可分為分立電路和集成電路。單元電路是整個(gè)電子電路系統(tǒng)的一部分，常用的單元電路有放大電路，整流電路，震蕩電路，檢波電路，數(shù)字電路?？傮w來(lái)說(shuō)是與門(mén)，非門(mén)，或門(mén)及其組合的計(jì)數(shù)電路，觸發(fā)器，加減運(yùn)算器等。單元電路的設(shè)計(jì)訓(xùn)練是為了能提高整體電子電路的設(shè)計(jì)水平。

二、單元電路的設(shè)計(jì)步驟

1.明確任務(wù)

單元電路設(shè)計(jì)前都需明確本單元電路的任務(wù)，詳細(xì)擬定出單元電路的性能指標(biāo)，這是單元電路設(shè)計(jì)最基本的條件。通過(guò)計(jì)算電壓放大的倍數(shù)、輸入及輸出電阻的大小，并且根據(jù)電路設(shè)計(jì)的簡(jiǎn)單明了、成本低、體積小、可靠性高等特點(diǎn)進(jìn)行單元電路的設(shè)計(jì)。

2.參數(shù)計(jì)算

參數(shù)計(jì)算是為了保證單元電路的功能指標(biāo)達(dá)到所需的要求，參數(shù)計(jì)算需要電子技術(shù)知識(shí)，對(duì)這方面的理論要求很高。例如，放大器電路中我們通常需要計(jì)算各電阻值以及他們的放大倍數(shù)；振蕩器中我們通常需要計(jì)算電阻電容以及震蕩頻率。進(jìn)行參數(shù)計(jì)算時(shí)，同一個(gè)電路可能得出不止一組數(shù)據(jù)，我們要注意選擇數(shù)據(jù)的方法，選擇的這組數(shù)據(jù)需要完成電路設(shè)計(jì)的要求，并且在實(shí)踐中能真正可行。

3.畫(huà)出電路圖

為詳細(xì)表述單元電路與整機(jī)電路的連接關(guān)系，設(shè)計(jì)時(shí)需要繪制完整的電路圖。通過(guò)單元電路之間的相互配合和前后之間的關(guān)系使得設(shè)計(jì)者盡量簡(jiǎn)化電路結(jié)構(gòu)。例如對(duì)于單元電路之間的級(jí)聯(lián)設(shè)計(jì)，在各單元電路確定以后，還要認(rèn)真仔細(xì)地考慮它們之間的級(jí)聯(lián)問(wèn)題，從而到達(dá)減少浪費(fèi)，從而降低工作量。注意各部分輸入信號(hào)、輸出信號(hào)和控制信號(hào)的關(guān)系，模擬輸入、輸出，使得輸入、輸出、電源、通道間全隔離，將

轉(zhuǎn)貼于

直流電流、電壓信號(hào)分成多路相同或不同的電流、電壓信號(hào)，實(shí)現(xiàn)不同設(shè)備同時(shí)采集控制。

（1）注意電路圖的可讀性

繪圖時(shí)盡量把主電路圖畫(huà)在一張紙上，比較獨(dú)立和次要部分畫(huà)在令一張紙上，圖的端口和兩端做好標(biāo)記，標(biāo)出各圖紙之間信號(hào)的引入及引出。

（2）注意信號(hào)的流向及圖形符號(hào)

一般從輸入端和信號(hào)源畫(huà)起，又左至右或者由上至下按信號(hào)的流向依次畫(huà)出單元電路。圖中應(yīng)加適當(dāng)?shù)臉?biāo)注，并且圖形符號(hào)要標(biāo)準(zhǔn)，

（3）注意連接線畫(huà)法

各元件之間的連接線應(yīng)為直線，并且盡量減少交叉。通常情況下連接線應(yīng)水平或垂直布置，無(wú)特殊情況不畫(huà)斜線，互相連接的交叉用原點(diǎn)表示。

三、幾種典型單元電路的設(shè)計(jì)方法

單元電路的設(shè)計(jì)是否合理，能夠關(guān)系到整個(gè)電子電路的設(shè)計(jì)是否能夠正常運(yùn)行。因此，各個(gè)單元設(shè)計(jì)的工程師紛紛致力于單元電路的設(shè)計(jì)。

1.對(duì)于線性集成運(yùn)放組成的穩(wěn)壓電源的設(shè)計(jì)

穩(wěn)壓電源設(shè)計(jì)的一般思路是讓輸入電壓先通過(guò)電壓變壓器，再通過(guò)整流網(wǎng)絡(luò)，然后經(jīng)過(guò)濾波網(wǎng)絡(luò)最后經(jīng)過(guò)穩(wěn)壓網(wǎng)絡(luò)。在單元電路中，對(duì)于串聯(lián)反饋式穩(wěn)壓電路大體上可分為調(diào)整部分、取樣部分、比較放大電路、基準(zhǔn)電壓電路等。經(jīng)過(guò)這樣設(shè)計(jì)的線路，具有過(guò)流及短路保護(hù)功能，當(dāng)負(fù)載電流到達(dá)限額是能起到保護(hù)電路的功能工作。其具體設(shè)計(jì)方法為：對(duì)于整流出來(lái)的直流電是很少用來(lái)直接帶動(dòng)負(fù)載，還必須濾波后降低其紋波系數(shù)，但這種電路不能起到穩(wěn)壓的作用。所以穩(wěn)壓電源都應(yīng)滿足一定的技術(shù)指標(biāo)。

2.單元電路之間的級(jí)聯(lián)設(shè)計(jì)

各單元電路確定以后，還要認(rèn)真仔細(xì)地考慮它們之間的級(jí)聯(lián)問(wèn)題。如電器特性的相互匹配、信號(hào)耦合方式、時(shí)序配合以及相互干擾等問(wèn)題。

對(duì)于電氣性能相互匹配的問(wèn)題有些涉及到的是模擬單元電路之間的匹配，有的涉及到的是數(shù)字單元電路之間的匹配，有的則需要兩者兼顧。從提高放大倍數(shù)和負(fù)載能力考慮，希望后一級(jí)的輸入電阻要大，前一級(jí)的輸入電子要小，但從改善頻率響應(yīng)角度考慮，則剛好相反。

信號(hào)耦合方式有直接耦合、間接耦合、阻容耦合、變壓器耦合和光耦合。直接耦合方式最簡(jiǎn)單，但是在靜態(tài)情況下，存在兩個(gè)單元電路的相互影響，因此在電路分析時(shí)應(yīng)加以考慮。

時(shí)序配合的問(wèn)題比較復(fù)雜，先對(duì)系統(tǒng)中各個(gè)單元電路的信號(hào)關(guān)系進(jìn)行詳細(xì)的分析，來(lái)確定系統(tǒng)的時(shí)序，以確保系統(tǒng)正常工作下的信號(hào)時(shí)序。最后設(shè)計(jì)出實(shí)現(xiàn)該時(shí)序的方法。

3.對(duì)于運(yùn)算放大器電路的設(shè)計(jì)

運(yùn)算放大器是具有很高放大倍數(shù)的電路單元，在實(shí)際電路中通常結(jié)合反饋網(wǎng)絡(luò)共同組成某種功能模塊。運(yùn)放是一個(gè)從功能的角度命名的電路單元，可以由分立的器件實(shí)現(xiàn)，也可以實(shí)現(xiàn)在半導(dǎo)體芯片當(dāng)中。運(yùn)算放大器的設(shè)計(jì)中，其基本參數(shù)應(yīng)當(dāng)選擇單、雙電源供電，電源電流。而且應(yīng)當(dāng)輸入失調(diào)電壓、輸入失調(diào)電流、輸入電阻。并且轉(zhuǎn)換速率、建立時(shí)間。設(shè)計(jì)中應(yīng)當(dāng)正確認(rèn)識(shí)、對(duì)待各種參數(shù)，不盲目片面追求指標(biāo)的先進(jìn)。其中值得引起重視的是：依據(jù)推薦參數(shù)在規(guī)定的消振引腳之間接入適當(dāng)?shù)碾娙菹?，這是為了消除運(yùn)放的高頻自激，同時(shí)為了減小消振困難這一情況，應(yīng)盡量避免兩級(jí)以上放大級(jí)級(jí)連。

第6篇：數(shù)字電路的設(shè)計(jì)范文

關(guān)鍵詞：教學(xué)改革；教學(xué)方法；教學(xué)資源；實(shí)踐創(chuàng)新

中圖分類(lèi)號(hào)：G642.0 文獻(xiàn)標(biāo)志碼：A 文章編號(hào)：1674-9324（2013）49-0050-02

為了適應(yīng)當(dāng)今世界經(jīng)濟(jì)、科技、文化發(fā)展趨勢(shì)，滿足社會(huì)各界對(duì)當(dāng)代大學(xué)生的復(fù)合型、應(yīng)用型和創(chuàng)新型人才要求，2012年10月教育部高等教育司編輯出版了《普通高等學(xué)校本科專業(yè)目錄和專業(yè)介紹》[1]。新版專業(yè)目錄中重新規(guī)定了專業(yè)劃分、名稱及所屬門(mén)類(lèi)，并提出了各專業(yè)的主要核心課程、專業(yè)實(shí)驗(yàn)和實(shí)踐性教學(xué)環(huán)節(jié)等課程的示例。數(shù)字電路課程是電氣、電子信息、自動(dòng)化和計(jì)算機(jī)類(lèi)專業(yè)的一門(mén)專業(yè)基礎(chǔ)課程，是一門(mén)理論性和實(shí)踐性都較強(qiáng)的課程。它的主要任務(wù)是通過(guò)學(xué)習(xí)數(shù)字電路的基本概念、基本原理和基本技能，使學(xué)生在數(shù)字電路及數(shù)字系統(tǒng)方面具有一定的理論水平和實(shí)踐技能，該課程對(duì)于微型計(jì)算機(jī)原理、數(shù)字信號(hào)處理和數(shù)字圖像處理等學(xué)好后繼主要專業(yè)課程必不可少的基礎(chǔ)知識(shí)，并提高學(xué)生的工程實(shí)踐能力都有著極其重要的作用[2-4]。本研究通過(guò)立體式實(shí)驗(yàn)課程設(shè)計(jì)，把理論教學(xué)與實(shí)驗(yàn)課、課程設(shè)計(jì)、實(shí)訓(xùn)課程結(jié)合起來(lái)，大學(xué)一年級(jí)開(kāi)始初步接觸專業(yè)課程，可以增強(qiáng)教學(xué)的互動(dòng)性、趣味性，培養(yǎng)學(xué)生學(xué)習(xí)單片機(jī)課程的積極性、創(chuàng)造性，并進(jìn)一步降低了實(shí)驗(yàn)教學(xué)成本，具有一定的實(shí)際意義。本文的第一部分分析了數(shù)字電路課程的教學(xué)安排、學(xué)時(shí)分配和考核體系，第二部分主要分析了傳統(tǒng)的數(shù)字電路實(shí)驗(yàn)教學(xué)模式和數(shù)字電路實(shí)驗(yàn)教學(xué)中遇到的問(wèn)題，第三部分提出了數(shù)字電路實(shí)驗(yàn)教學(xué)中引入數(shù)字芯片設(shè)計(jì)的必要性，并提出了基于Quartus Ⅱ軟件和FPGA開(kāi)發(fā)板的實(shí)驗(yàn)內(nèi)容和具體教學(xué)安排。

一、數(shù)字電路課程分析

在教學(xué)安排方面，數(shù)字電路課程是一門(mén)理論性和實(shí)踐性都較強(qiáng)的基礎(chǔ)課程，基本上不需要高等數(shù)學(xué)、大學(xué)物理、復(fù)變函數(shù)等前期理論基礎(chǔ)。因此，可以安排在大一的第二學(xué)期（四年制本科）；大一的短學(xué)期中可以安排“數(shù)字電路實(shí)訓(xùn)課程”，通過(guò)數(shù)字電路實(shí)訓(xùn)課程進(jìn)一步提高學(xué)生的操作能力和創(chuàng)新能力；大二的第一學(xué)期中可以安排“數(shù)字芯片設(shè)計(jì)課程”或“集成芯片設(shè)計(jì)課程”，在此課程中首先學(xué)習(xí)VHDL語(yǔ)言，然后再學(xué)習(xí)Quartus Ⅱ可編程邏輯器件設(shè)計(jì)軟件的使用方法和上機(jī)實(shí)驗(yàn)，并通過(guò)FPGA開(kāi)發(fā)板來(lái)學(xué)習(xí)數(shù)字系統(tǒng)的設(shè)計(jì)和應(yīng)用；基于以上基礎(chǔ)，大二的第二學(xué)期學(xué)生可以開(kāi)始在教師的指導(dǎo)下參加校內(nèi)外各種設(shè)計(jì)競(jìng)賽，并在大二開(kāi)始為即將學(xué)習(xí)的微型計(jì)算機(jī)原理、數(shù)字信號(hào)處理和數(shù)字圖像處理等專業(yè)必修和選修課程奠定堅(jiān)實(shí)的理論基礎(chǔ)。學(xué)時(shí)安排方面，數(shù)字電路理論課程可以安排3學(xué)分/48學(xué)時(shí)，實(shí)驗(yàn)課程1學(xué)分/16學(xué)時(shí)，共4學(xué)分/64學(xué)時(shí)。課程改革積極探索教學(xué)活動(dòng)和考核方式的多樣化，考核形式可以包括筆試、實(shí)驗(yàn)課程、綜合性創(chuàng)新設(shè)計(jì)等。該課程的考核可以包括：①期末的筆試，考核基本知識(shí)，理論課程成績(jī)占60%；②實(shí)驗(yàn)課程成績(jī)占15%；③平時(shí)成績(jī)占5%；④綜合性創(chuàng)新設(shè)計(jì)成績(jī)占10%。

二、數(shù)字電路實(shí)驗(yàn)中存在的問(wèn)題分析

數(shù)字集成芯片是在半導(dǎo)體表面上以CMOS門(mén)電路設(shè)計(jì)的現(xiàn)代化電子產(chǎn)品，由于CMOS門(mén)電路直接設(shè)計(jì)數(shù)字芯片時(shí)會(huì)出現(xiàn)時(shí)滯性、占用芯片面積、耗電量、結(jié)構(gòu)復(fù)雜等一系列問(wèn)題。而CMOS門(mén)電路的各子系統(tǒng)是利用與、或、非、同或、異或等邏輯門(mén)電路模擬化，同時(shí)實(shí)際設(shè)計(jì)的數(shù)字集成芯片內(nèi)部電路圖結(jié)構(gòu)是無(wú)法看到的。因此，數(shù)字電路課程歷來(lái)是學(xué)生感到“抽象”的課程。在數(shù)字電路實(shí)驗(yàn)課程方面，長(zhǎng)期以來(lái)普遍利用74LS系列芯片實(shí)現(xiàn)理論課程上學(xué)到的觸發(fā)器、譯碼器、選擇器等組合邏輯電路，通過(guò)該實(shí)驗(yàn)可以提高學(xué)生的基本邏輯電路的功能及測(cè)試技能。但是，傳統(tǒng)的數(shù)字電路實(shí)驗(yàn)教學(xué)主要存在以下弊端：①形式單一、方法呆板，雖然利用74LS系列芯片實(shí)現(xiàn)理論教學(xué)上學(xué)到的邏輯電路，但是不能完全解決學(xué)生對(duì)數(shù)字電路課程感到“抽象”的問(wèn)題；②理論與實(shí)踐脫節(jié)，在理論教學(xué)上，教師一般采用理論波形圖來(lái)描述輸入/輸出信號(hào)之間的邏輯運(yùn)算結(jié)果，一般不采用總線（Bus）波形圖描述多位數(shù)的信號(hào)。在實(shí)驗(yàn)教學(xué)上，一般采用模擬開(kāi)關(guān)描述二進(jìn)制數(shù)的輸入信號(hào)，并LED燈描述一位數(shù)的輸出信號(hào)，因此，在理論和實(shí)驗(yàn)教學(xué)上學(xué)生沒(méi)有機(jī)會(huì)接觸實(shí)際數(shù)字集成芯片的設(shè)計(jì)和信息處理環(huán)境；③缺少互動(dòng)性和創(chuàng)新性，學(xué)生自己提出某系統(tǒng)的邏輯控制及流程之后，利用基本的74LS系列芯片實(shí)現(xiàn)系統(tǒng)級(jí)別的數(shù)字系統(tǒng)時(shí)芯片的使用數(shù)量、輸入信號(hào)的控制、輸出信號(hào)的分析等會(huì)面臨較大的困難，難以提高學(xué)生的積極性和創(chuàng)新性。

三、數(shù)字芯片設(shè)計(jì)在實(shí)驗(yàn)教學(xué)中的應(yīng)用

在數(shù)字電路實(shí)驗(yàn)課程中，為了實(shí)現(xiàn)進(jìn)一步系統(tǒng)化、程序化、可視化的實(shí)驗(yàn)，可以利用傳統(tǒng)的實(shí)驗(yàn)課程和現(xiàn)代化的教學(xué)實(shí)驗(yàn)設(shè)備來(lái)完成。Quartus II是Altera公司的綜合性PLD/FPGA開(kāi)發(fā)軟件，支持原理圖、VHDL、Verilog HDL以及AHDL等多種設(shè)計(jì)輸入形式，內(nèi)嵌自有的綜合器以及仿真器，可以完成從設(shè)計(jì)輸入到硬件配置的完整PLD設(shè)計(jì)流程。利用Quartus II軟件的原理圖模塊（Block Diagram/Schematic File），可以補(bǔ)充完成數(shù)字電路實(shí)驗(yàn)課程。數(shù)字電路實(shí)驗(yàn)課程設(shè)置方面，如果整個(gè)實(shí)驗(yàn)課程以16學(xué)時(shí)來(lái)計(jì)劃，前8學(xué)時(shí)可以做傳統(tǒng)的基于74LS系列芯片完的成硬件系統(tǒng)設(shè)計(jì)與測(cè)試實(shí)驗(yàn)，后8學(xué)時(shí)可以完成基于模塊化方式的上機(jī)操作實(shí)驗(yàn)。其中，Quartus II軟件安裝與波形圖分析占2學(xué)時(shí)，組合邏輯電路與全加期占2學(xué)時(shí)，選擇器和譯碼器/編碼器占2學(xué)時(shí)，綜合設(shè)計(jì)實(shí)驗(yàn)占2學(xué)時(shí)。實(shí)驗(yàn)內(nèi)容方面，首先讓學(xué)生利用Quartus II軟件的原理圖模塊（Block Diagram/Schematic File）設(shè)計(jì)相關(guān)邏輯電路圖，利用Quartus II軟件中的“功能仿真”功能驗(yàn)證所設(shè)計(jì)邏輯電路圖結(jié)構(gòu)是否正確，通過(guò)進(jìn)一步修改和功能仿真過(guò)程驗(yàn)證邏輯電路圖的結(jié)構(gòu)設(shè)計(jì)。其次，建立時(shí)序圖框架，設(shè)置時(shí)脈信號(hào)、清零信號(hào)和輸入信號(hào)，通過(guò)Quartus II軟件中的“時(shí)序仿真”功能驗(yàn)證輸入/輸出信號(hào)之間的連續(xù)性和正確性。同時(shí)可以利用FPGA開(kāi)發(fā)板實(shí)現(xiàn)該系統(tǒng)，并利用邏輯分析儀驗(yàn)證FPGA輸出信號(hào)的正確性。在上機(jī)實(shí)驗(yàn)過(guò)程中，學(xué)生應(yīng)理解的內(nèi)容主要包括五個(gè)方面。①針對(duì)某一個(gè)邏輯電路，在教材上說(shuō)明的理論波形圖、Quartus II軟件仿真出來(lái)的波形圖、邏輯分析儀實(shí)際仿真的波形圖等3個(gè)圖形之間為什么存在輸出信號(hào)的延遲？②設(shè)計(jì)某系統(tǒng)時(shí)，基于C語(yǔ)言等軟件系統(tǒng)設(shè)計(jì)和基于FPGA等硬件系統(tǒng)設(shè)計(jì)的優(yōu)點(diǎn)和缺點(diǎn)是什么？③占用芯片的面積和耗電量大約多少？④原始的組合邏輯電路設(shè)計(jì)結(jié)果和卡諾圖、布爾運(yùn)算等方式簡(jiǎn)化之后，對(duì)集成芯片的運(yùn)算速度、占用面積和耗電量差異多少？⑤理論課上沒(méi)有提到的多位數(shù)的總線（Bus）信號(hào)怎么理解？

隨著社會(huì)的跨越式發(fā)展，社會(huì)各行業(yè)對(duì)當(dāng)代大學(xué)生的獨(dú)創(chuàng)性、復(fù)合型要求越來(lái)越提高。相反，目前普遍存在培養(yǎng)出來(lái)的學(xué)生動(dòng)手能力較弱，分析問(wèn)題和解決問(wèn)題的能力差，缺乏創(chuàng)新能力。本文基于2012年教育部高等教育司編輯出版的《普通高等學(xué)校本科專業(yè)目錄和專業(yè)介紹》，提出了傳統(tǒng)的數(shù)字電路實(shí)驗(yàn)教學(xué)當(dāng)中存在的問(wèn)題，并建立了一種軟/硬件系統(tǒng)相結(jié)合的實(shí)踐教學(xué)體系和實(shí)驗(yàn)方法。本文提出的實(shí)驗(yàn)計(jì)劃及安排可以營(yíng)造有利于學(xué)生的激發(fā)創(chuàng)新激情，挖掘?qū)W生創(chuàng)新潛能，充分發(fā)揮學(xué)生的獨(dú)創(chuàng)性，為培養(yǎng)學(xué)生的創(chuàng)新能力提供強(qiáng)有力的支撐。

參考文獻(xiàn)：

[1]中華人民共和國(guó)教育部高等教育司.普通高等學(xué)校本科專業(yè)目錄和專業(yè)介紹[M].北京：高等教育出版社，2012：182-202.

[2]韓延義，趙全科.數(shù)字電路課程設(shè)計(jì)教學(xué)研究[J].中國(guó)科教創(chuàng)新導(dǎo)刊，2011，（17）：103.

第7篇：數(shù)字電路的設(shè)計(jì)范文

關(guān)鍵詞：QDPSK；FPGA；調(diào)制與解調(diào)；Verilog

中圖分類(lèi)號(hào)：TN914 文獻(xiàn)標(biāo)識(shí)碼：A 文章編號(hào)：1009-3044（2013）16-3868-03

1 概述[1-2]

在信息化、網(wǎng)絡(luò)化時(shí)代，通信已經(jīng)成為人們?nèi)粘Ｉ畹囊徊糠?，?duì)通信系統(tǒng)功能要求的不斷提高，極大地推動(dòng)了通信技術(shù)和通信器件的發(fā)展。QDPSK（四相相對(duì)相位調(diào)控）作為一種寬帶和功率相對(duì)高效、低誤差率的相對(duì)相位調(diào)制技術(shù)，被廣泛用于衛(wèi)星通信、蜂窩電話等通信系統(tǒng)中。FPGA（現(xiàn)場(chǎng)可編程門(mén)陣列）是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物，理論上可以完成任何數(shù)字電路的設(shè)計(jì)，其自帶豐富的數(shù)字電路功能模塊，可無(wú)限次重復(fù)編程，已經(jīng)成為各種數(shù)字系統(tǒng)最重要的硬件載體。因此，結(jié)合QDPSK與FPGA的特點(diǎn)在FPGA上實(shí)現(xiàn)QDPSK通信，能省去環(huán)形濾波器、VCO等硬件電路，設(shè)計(jì)更為方便靈活，日益成為通信系統(tǒng)一種主流的設(shè)計(jì)方法。

2 QDPSK基本原理[1-2]

QDPSK（四進(jìn)制相對(duì)移相調(diào)制）是一種寬帶和功率相對(duì)高效率的信道調(diào)制技術(shù)，在自適應(yīng)信道調(diào)制技術(shù)中得到了較多的應(yīng)用。QDPSK是利用前后碼元之間的相對(duì)相位變化來(lái)表示數(shù)字信息即將輸入的絕對(duì)碼變換成相對(duì)碼，然后用相對(duì)碼對(duì)載波進(jìn)行絕對(duì)移相。此時(shí)的已調(diào)波形并不是原數(shù)字序列的調(diào)相信號(hào)波形，而是表示絕對(duì)碼變換成相對(duì)碼后的數(shù)字序列的調(diào)相信號(hào)波形。因此，QDPSK產(chǎn)生器僅在QPSK（四進(jìn)制絕對(duì)移相調(diào)制）串并轉(zhuǎn)換器后多加一個(gè)碼變換器就可以實(shí)現(xiàn)。

3.2 加擾算法

3.3 差分運(yùn)算

為避免兩路信號(hào)在差分運(yùn)算時(shí)產(chǎn)生毛刺，帶來(lái)誤碼，考慮到II、QQ兩路信號(hào)碼元長(zhǎng)度是前級(jí)時(shí)鐘周期的兩倍，編寫(xiě)程序時(shí)II、QQ兩路的時(shí)鐘采用相異的觸發(fā)方式，即一路采用上升沿觸發(fā)，另一路采用下降沿觸發(fā)。

4.2解差分運(yùn)算

4.3解擾運(yùn)算

6 結(jié)束語(yǔ)

多進(jìn)制數(shù)字調(diào)制技術(shù)與FPGA相結(jié)合使得數(shù)字通信技術(shù)得到更廣泛的應(yīng)用，也是的通信技術(shù)系統(tǒng)的開(kāi)發(fā)變得更方便、更簡(jiǎn)單。該文提出的全數(shù)字QDPSK調(diào)制與解調(diào)系統(tǒng)沒(méi)有考慮調(diào)制、解調(diào)系統(tǒng)的同步問(wèn)題，其仿真、硬件驗(yàn)證用的是同一個(gè)系統(tǒng)時(shí)鐘，但是，該系統(tǒng)的關(guān)鍵模塊的技術(shù)解決方案，對(duì)實(shí)際通信系統(tǒng)的開(kāi)發(fā)具有一定的參考價(jià)值。

參考文獻(xiàn)：

[1] 馬海武，劉毓.通信原理[M].北京：北京郵電大學(xué)出版社，2004.

[2] 樊昌信.通信原理[M].北京：國(guó)防工業(yè)出版社，2001.

[3] 段吉海.基于CPLD/FPGA的數(shù)字通信建模與設(shè)計(jì)[M].北京：電子工業(yè)出版社，2004.

[4] 王天權(quán)，馮全源，徐小文.基于狀態(tài)機(jī)的OPSK全數(shù)字解調(diào)的實(shí)現(xiàn)[J].電路與系統(tǒng)學(xué)報(bào)，2010，15（4）：18-21.

[5] 朱玉穎，楊小華，姚遠(yuǎn)程.QPSK數(shù)字解調(diào)與FPGA的實(shí)現(xiàn)[J].通信技術(shù)，2010，43（7）：61-63.

[6] 曹蛟，周蕭.基于FPGA的QPSK調(diào)制解調(diào)的系統(tǒng)仿真[J].科技資訊，2011，18：14-15.

[7] 吳求應(yīng)，趙秋明，莫瑋.基于選相法的DOQPSK調(diào)制器設(shè)計(jì)[J].信息技術(shù)，2006（6）：19-22.

第8篇：數(shù)字電路的設(shè)計(jì)范文

關(guān)鍵詞：時(shí)間數(shù)字轉(zhuǎn)換；環(huán)形門(mén)延時(shí)鏈；現(xiàn)場(chǎng)可編程門(mén)陣列；集成電路設(shè)計(jì)

Design of Digital TDC Circuit Based on the Gate Time Delay

LI Da-peng1, XU Dong-ming1 , CHEN Wen-xuan2

（1.Xi‘a(chǎn)n University of Posts and Telcommunications Xi‘a(chǎn)n 710061,China;

2.Xi‘a(chǎn)n Supermicro Electronics Co., LTD Xi‘a(chǎn)n 710061,China）

Abstract: In order to improve the measuring range of the TDC circuit and its resolution ,to ensure that the measuring results are correct and effective ,this paper puts forward a kind of digital TDC circuit design method. It can reduce the circuit scale and can be easily ported to other systems. This paper uses the language of Veriolg HDL to design the circuit in RTL level and passes the timing simulation and FPGA verification at last. It achieves the requirements of wide range and high precision by using the gate time delay method and reduce the logic resources consumption. The count results are correct and stable.

Key words: TDC; RDL; FPGA; IC design 1引言

時(shí)間數(shù)字轉(zhuǎn)換（TDC）技術(shù)在航空航天、測(cè)距、計(jì)量、測(cè)量等領(lǐng)域中有著重要的地位和廣泛的應(yīng)用。現(xiàn)有的時(shí)間數(shù)字轉(zhuǎn)換電路可分為模擬、數(shù)字和數(shù)模混合三個(gè)類(lèi)別。基于模擬技術(shù)實(shí)現(xiàn)的TDC電路暴露出了其工作不穩(wěn)定、易受外界噪聲、溫度和電壓干擾等缺點(diǎn)，導(dǎo)致其測(cè)量結(jié)果出現(xiàn)較大的誤差，不適用于大量程高精度的測(cè)量[6]，限制了這種技術(shù)的發(fā)展。隨著數(shù)字集成電路技術(shù)和CMOS工藝的快速發(fā)展，數(shù)字技術(shù)實(shí)現(xiàn)的TDC電路具有工藝簡(jiǎn)單、造價(jià)低、可移植性好、工作穩(wěn)定、電路面積小等優(yōu)點(diǎn)，很好地解決了上述問(wèn)題，有效地提高了測(cè)量精度，擴(kuò)大了測(cè)量范圍。本文提出一種基于門(mén)延時(shí)線的全數(shù)字TDC電路的設(shè)計(jì)方案，并通過(guò)ModelSim SE 6.2b軟件和FPGA芯片對(duì)該設(shè)計(jì)進(jìn)行時(shí)序仿真和硬件測(cè)試驗(yàn)證，介紹了該方案的詳細(xì)設(shè)計(jì)過(guò)程。

2TDC測(cè)量原理

TDC是時(shí)間測(cè)量的基本手段和常用技術(shù)，其測(cè)量原理是將攜帶時(shí)間信息的模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)，從而完成時(shí)間信息的測(cè)量。數(shù)字TDC電路是以信號(hào)通過(guò)內(nèi)部門(mén)電路的傳播延遲來(lái)進(jìn)行高精度時(shí)間間隔[4]測(cè)量的。換句話說(shuō)，就是它計(jì)算了在一定的時(shí)間間隔內(nèi)START測(cè)量信號(hào)在延時(shí)單元中通過(guò)反相器的個(gè)數(shù)，利用信號(hào)通過(guò)邏輯門(mén)的絕對(duì)時(shí)間延遲來(lái)精確量化時(shí)間間隔。圖1顯示了這種TDC測(cè)量時(shí)間的主要構(gòu)架。

TDC測(cè)量的時(shí)序如圖2所示：當(dāng)系統(tǒng)初始化結(jié)束后、START信號(hào)有效時(shí)，啟動(dòng)精細(xì)計(jì)數(shù)器單元和粗值計(jì)數(shù)器單元，開(kāi)始計(jì)數(shù)，此時(shí)鎖存器單元不鎖存數(shù)據(jù)。當(dāng)STOP通道接收到了STOP信號(hào)，STOP通道里面的寄存器就會(huì)記錄下STOP信號(hào)進(jìn)入TDC時(shí)START信號(hào)經(jīng)過(guò)反相器的個(gè)數(shù)。鎖存器里保存的數(shù)據(jù)將作為精細(xì)計(jì)數(shù)部分的結(jié)果。START信號(hào)和STOP信號(hào)之間的參考時(shí)鐘有效沿的個(gè)數(shù)將作為粗值計(jì)數(shù)器的結(jié)果，表示START信號(hào)在環(huán)形延時(shí)線中所走過(guò)的圈數(shù)。由兩個(gè)計(jì)數(shù)結(jié)果和單個(gè)非門(mén)的延遲時(shí)間可計(jì)算出一次測(cè)量的時(shí)間間隔。這個(gè)測(cè)量結(jié)果往往存在較大的誤差，通常的處理方法是通過(guò)對(duì)TDC電路的校準(zhǔn)來(lái)補(bǔ)償由溫度和電壓變化而引起的誤差。校準(zhǔn)是通過(guò)測(cè)量一個(gè)和兩個(gè)參考時(shí)鐘的時(shí)鐘周期完成的。經(jīng)校準(zhǔn)后的測(cè)量結(jié)果如表達(dá)式（1）所示：T=Tref（Cc+（Fc1+Fc2））/（Cal2-Cal1） （1）。式中Tref為參考時(shí)鐘的時(shí)鐘周期，Cc為兩次測(cè)量之間看考時(shí)鐘的周期數(shù)，F(xiàn)c1為START信號(hào)到相鄰參考時(shí)鐘上升沿的間隔時(shí)間，F(xiàn)c2為STOP信號(hào)到相鄰參考時(shí)鐘上升沿的間隔時(shí)間，Cal2為兩個(gè)校準(zhǔn)時(shí)鐘的時(shí)鐘周期，Cal1為一個(gè)校準(zhǔn)時(shí)鐘的時(shí)鐘周期。

3整體電路設(shè)計(jì)

目前，實(shí)現(xiàn)TDC的技術(shù)有時(shí)間放大、游標(biāo)卡尺、電流積分等多種技術(shù)，基于延時(shí)線的TDC技術(shù)[5]利用的是精細(xì)計(jì)數(shù)與基于時(shí)鐘的粗計(jì)數(shù)相結(jié)合的測(cè)量組合技術(shù)，測(cè)量精度可達(dá)到單個(gè)門(mén)的延時(shí)。

該TDC電路的原理如圖3所示。該圖包含了圖1的前三部分。該電路由環(huán)形門(mén)延時(shí)電路、鎖存器及異或電路和編碼器電路組成。

3.1 環(huán)形門(mén)延時(shí)電路

環(huán)形門(mén)延時(shí)電路[3]就是一個(gè)環(huán)形的延時(shí)線，它的功能是記錄START信號(hào)在該電路中的位置。傳統(tǒng)的線形延時(shí)線只適合小量程的測(cè)量，而對(duì)于大量程高精度的測(cè)量來(lái)說(shuō)，線形延時(shí)電路所需的門(mén)電路的數(shù)量增大，導(dǎo)致電路規(guī)模龐大，測(cè)量結(jié)果不準(zhǔn)確。將電路的首尾相接組成環(huán)路，利用環(huán)形延時(shí)的方式控制了電路的規(guī)模。該電路的第一個(gè)反相延遲采用的是二輸入的與非門(mén)，其中的一個(gè)端口與環(huán)形延時(shí)電路最后一個(gè)非門(mén)的輸出端相接，另一端接START信號(hào)，這樣處理可以讓START信號(hào)對(duì)整個(gè)測(cè)量進(jìn)行很好的控制。當(dāng)初始化結(jié)束后，START信號(hào)到來(lái)時(shí)，開(kāi)始測(cè)量。START信號(hào)在環(huán)形延時(shí)線中進(jìn)行延遲傳輸，由于偶數(shù)個(gè)非門(mén)的輸出端口再接一個(gè)反相器，這樣環(huán)形延時(shí)電路最后的輸出端可進(jìn)行并行延時(shí)輸出，將結(jié)果寫(xiě)入鎖存器及異或電路的寄存器當(dāng)中，記錄START信號(hào)走過(guò)的位置信息和走過(guò)的非門(mén)個(gè)數(shù)。當(dāng)STOP信號(hào)到來(lái)時(shí)，START信號(hào)到達(dá)的非門(mén)的輸出會(huì)與START信號(hào)同相，完成了START信號(hào)在該電路中的延遲傳輸。

3.2 鎖存器及異或電路

鎖存器及異或電路的功能是鎖定START信號(hào)在環(huán)形門(mén)延時(shí)電路中所到達(dá)的位置和走過(guò)的非門(mén)個(gè)數(shù)，并將鎖存器記錄的信息送給異或門(mén)組電路進(jìn)行處理，將異或門(mén)電路的輸出信息送給下面的編碼器電路。鎖存器使用的觸發(fā)信號(hào)與停止信號(hào)相同，即STOP信號(hào)，這樣處理保證了鎖存器的工作與時(shí)間測(cè)量是同步進(jìn)行的。

常用的鎖存器電路如圖4所示，它使用了一系列D觸發(fā)器，同時(shí)使用同一個(gè)STOP信號(hào)作為驅(qū)動(dòng)信號(hào)，而本部分電路定義和使用了一個(gè)總線結(jié)構(gòu)的存儲(chǔ)器來(lái)鎖定START信號(hào)的位置和記錄相關(guān)信息，這樣做減少了D觸發(fā)器單元的使用，避免初始化過(guò)程和測(cè)量過(guò)程中出現(xiàn)意外的結(jié)果，提高了測(cè)量的準(zhǔn)確性。

3.3 編碼器電路

編碼器電路的功能是對(duì)鎖存器及異或電路的輸出進(jìn)行編碼。在前一部分電路中，START信號(hào)到達(dá)的那個(gè)非門(mén)所對(duì)應(yīng)的異或門(mén)的輸出為1，其它的異或門(mén)的輸出都為0，這樣可用一個(gè)編碼器電路對(duì)異或門(mén)組電路的輸出信號(hào)進(jìn)行編碼，通過(guò)編碼器輸出的編碼可以快速準(zhǔn)確地確定START信號(hào)所到達(dá)的位置和在環(huán)形門(mén)延時(shí)電路中走過(guò)非門(mén)的個(gè)數(shù)。同時(shí)，編碼器電路的編碼結(jié)果將作為精細(xì)計(jì)數(shù)的結(jié)果，也作為總計(jì)數(shù)值的低位輸出值。

3.4 粗計(jì)數(shù)器電路

粗計(jì)數(shù)器電路的功能是對(duì)START信號(hào)之后的參考時(shí)鐘進(jìn)行計(jì)數(shù)，STOP信號(hào)也是其停止信號(hào)，使用鎖存器及異或電路的部分存儲(chǔ)單元記錄計(jì)數(shù)的結(jié)果，保證計(jì)數(shù)器輸出的準(zhǔn)確性。該電路的輸出作為總計(jì)數(shù)值的高位，與編碼器的編碼結(jié)果即低位輸出值和起來(lái)即為總計(jì)數(shù)值，將得到的總計(jì)數(shù)值與單個(gè)非門(mén)的延遲時(shí)間相乘，經(jīng)校準(zhǔn)后得到最后的測(cè)量結(jié)果，這樣就完成了一次TDC的時(shí)間測(cè)量。

4仿真驗(yàn)證

本設(shè)計(jì)采用Verilog HDL語(yǔ)言對(duì)TDC電路進(jìn)行了RTL級(jí)的描述[1]，用ModelSim SE 6.2b對(duì)設(shè)計(jì)進(jìn)行了仿真，經(jīng)過(guò)FPGA驗(yàn)證[2]后，各功能都得到正確的實(shí)現(xiàn)。圖5給出了TDC電路部分RTL級(jí)仿真波形。經(jīng)過(guò)FPGA驗(yàn)證，測(cè)量范圍可達(dá)到1.2μs，測(cè)量精度可達(dá)到60ps。

5結(jié)束語(yǔ)

本文結(jié)合目前TDC測(cè)量電路的設(shè)計(jì)方法，詳細(xì)地提出了一種大量程高精度數(shù)字TDC電路的設(shè)計(jì)方法。該方法巧妙地運(yùn)用調(diào)用模塊和使用總線結(jié)構(gòu)的思想，快速準(zhǔn)確地實(shí)現(xiàn)了數(shù)字TDC電路的測(cè)量。隨著TDC電路的不斷發(fā)展和完善，如何實(shí)現(xiàn)大量程和高精度的準(zhǔn)確測(cè)量成為今后發(fā)展的趨向。本文在詳細(xì)設(shè)計(jì)的基礎(chǔ)上，給出了時(shí)序仿真波形，經(jīng)過(guò)驗(yàn)證，滿足設(shè)計(jì)要求。

參考文獻(xiàn)

[1]夏雨聞.Verilog數(shù)字系統(tǒng)設(shè)計(jì)[M].北京: 北京航空航天大學(xué)出版社,2008.

[2]喬廬峰.Verilog HDL數(shù)字系統(tǒng)設(shè)計(jì)與驗(yàn)證[M].北京: 電子工業(yè)出版社,2009.

[3]余冬菊 蘇玉萍 鄭瓊瓊. 基于FPGA的數(shù)字TDC設(shè)計(jì)[J].中國(guó)科技信息,2008（8）:122-123.

[4]羅尊旺.一種基于TDC的時(shí)間間隔測(cè)量方法的研究[D].西安:西安電子科技大學(xué),2009.

[5]丁建國(guó) 沈國(guó)保 劉松強(qiáng).基于數(shù)字延遲線的高分辨率TDC系統(tǒng)[J].核技術(shù),2005,28（3）:173-175.

[6]張延 黃佩誠(chéng).高精度時(shí)間間隔測(cè)量技術(shù)與方法[J].天文學(xué)進(jìn)展,2006,24（1）:1-15.

作者簡(jiǎn)介

李大鵬，碩士生，通信專用集成電路與系統(tǒng)設(shè)計(jì)；

第9篇：數(shù)字電路的設(shè)計(jì)范文

關(guān)鍵詞：電子記錄儀；搗固車(chē)；嵌入式系統(tǒng)

1 前言

工業(yè)生產(chǎn)自動(dòng)化系統(tǒng)里的記錄儀是非常重要的一種二次儀表。記錄儀作為一種顯示儀表是獲取、處理、轉(zhuǎn)換、記錄溫度、流量、壓力等各項(xiàng)實(shí)施數(shù)據(jù)，是實(shí)現(xiàn)對(duì)生產(chǎn)過(guò)程進(jìn)行實(shí)施檢測(cè)和事后分析的重要儀器。以往的記錄儀所使用的是功能單一、結(jié)構(gòu)復(fù)雜的模擬儀表，需要人員對(duì)其進(jìn)行加墨、換筆、換筆等一系列繁雜的維護(hù)工作，在生產(chǎn)工作當(dāng)中它還容易出現(xiàn)斷線、卡筆、卡紙等故障，其所記錄的生產(chǎn)數(shù)據(jù)也只是以曲線的形式表達(dá)在紙張上，在對(duì)數(shù)據(jù)事后的保存、分析、編輯、處理等方面都存在缺陷。隨著九十年代以來(lái)的計(jì)算機(jī)技術(shù)、電子技術(shù)、接口技術(shù)以及微處理技術(shù)的快速發(fā)展，智能電子記錄儀以其低成本自動(dòng)化的技術(shù)以及開(kāi)發(fā)研制出的多項(xiàng)功能而廣泛運(yùn)用于各個(gè)行業(yè)之中。

2 智能型數(shù)字電子記錄儀的系統(tǒng)設(shè)計(jì)

搗鼓著是一種適用在鐵路線路里的新線施工的大型養(yǎng)路機(jī)械，主要對(duì)運(yùn)營(yíng)的線路進(jìn)行維修作業(yè)以及修清篩作業(yè)，幫助軌道進(jìn)行撥道、抄平以及道碴搗固等工作，增加道床的石碴密實(shí)度，提高軌道的穩(wěn)定性，從軌道的左右水平偏差和前后的高低偏差入手，矯正軌道所存在的方向偏差，讓軌道線路滿足和符合線路設(shè)計(jì)的標(biāo)準(zhǔn)以及線路維修的規(guī)則要求，切實(shí)保證列車(chē)在軌道上的安全運(yùn)行。結(jié)果的輸出和顯示、數(shù)據(jù)的測(cè)試和分析、數(shù)據(jù)的采集是電子記錄儀功能的三大組成部分。其中，數(shù)據(jù)的分析和結(jié)果的輸出能夠通過(guò)計(jì)算機(jī)軟件系統(tǒng)完成，因此以計(jì)算機(jī)為基礎(chǔ)的測(cè)量?jī)x需要一定的模數(shù)轉(zhuǎn)換輸出、數(shù)據(jù)采集、信號(hào)放大等硬件部分的支持。從記錄儀的系統(tǒng)功能需求上入手，記錄儀的軟件平臺(tái)為嵌入式系統(tǒng)，采用主副計(jì)算機(jī)的分層控制結(jié)構(gòu)。其系統(tǒng)主要由三個(gè)部分組成：

2.1 主控計(jì)算機(jī)和操作系統(tǒng)平臺(tái)

主控計(jì)算機(jī)具有LCD現(xiàn)實(shí)器管理、打印機(jī)管理、文件管理等功能，可以有效記錄和顯示相關(guān)數(shù)據(jù)以保持其實(shí)時(shí)性，因此，系統(tǒng)的主控計(jì)算機(jī)都是使用通用的工業(yè)控制計(jì)算機(jī)。操作系統(tǒng)需要同時(shí)完成數(shù)據(jù)存儲(chǔ)設(shè)備驅(qū)動(dòng)、顯示器驅(qū)動(dòng)和打印機(jī)的驅(qū)動(dòng)，提供運(yùn)行平臺(tái)給記錄軟件。為了降低投入成本和縮小占地面積，系統(tǒng)采用Windoes CE嵌入式的操作系統(tǒng)。

2.2 數(shù)據(jù)采集卡

數(shù)據(jù)采集卡的主要作用是記錄車(chē)輛運(yùn)行里程、采集數(shù)據(jù)、識(shí)別按鍵和識(shí)別車(chē)輛運(yùn)行方向。

2.3 記錄軟件

記錄軟件的主要作用表現(xiàn)在相關(guān)數(shù)據(jù)和繪制曲線的記錄，轉(zhuǎn)存數(shù)據(jù)和控制打印等方面。因Evc集成開(kāi)發(fā)的環(huán)境與Visual C+的極為相似，我們所使用的編寫(xiě)工具是Evc，它能夠發(fā)揮出VC++的相關(guān)功能。Evc包含遠(yuǎn)程調(diào)試工具和模擬器，可以支持API和多項(xiàng)指令集。

3 智能型數(shù)字電子記錄儀的詳細(xì)設(shè)計(jì)

3.1 數(shù)據(jù)存顯示模塊的設(shè)計(jì)

數(shù)據(jù)存儲(chǔ)是將數(shù)據(jù)存儲(chǔ)到相關(guān)軟件寄存器當(dāng)中以便于顯示操作，與此同時(shí)將數(shù)據(jù)代入到數(shù)據(jù)文件內(nèi)以備記錄。顯示是指通過(guò)實(shí)時(shí)更新并以曲線的形式直觀的將數(shù)據(jù)表現(xiàn)出來(lái)。例如根據(jù)LED顯示屏800×600的分辨率將屏幕分為若干小塊，模擬方格坐標(biāo)紙，記錄筆模擬三角箭頭進(jìn)行繪圖。用戶在繪畫(huà)過(guò)程里可以根據(jù)自身需要左右調(diào)整曲線的位置，同時(shí)也能夠調(diào)整曲線速度檔位。在我們讀取新數(shù)據(jù)時(shí)也將數(shù)據(jù)顯示模板的當(dāng)前畫(huà)面更新到最新。整個(gè)機(jī)械運(yùn)動(dòng)效果模擬示波器的表現(xiàn)原理，曲線整體連續(xù)不斷的向下移動(dòng)，從而更新數(shù)據(jù)內(nèi)容。

3.2 數(shù)據(jù)掃描功能方面的設(shè)計(jì)

工作人員可以在記錄儀停止工作記錄的狀態(tài)下回顧翻看當(dāng)日的數(shù)據(jù)記錄。在掃描過(guò)程中能夠通過(guò)掃描方向鍵上的“上撥”和“下?lián)堋辨I來(lái)選擇上、下方向的掃描，每次掃描的間隔是0.3秒，以小格/次為掃描單位。也就是說(shuō)在掃描的過(guò)程中，現(xiàn)有的數(shù)據(jù)曲線通過(guò)上下方向的滾動(dòng)來(lái)實(shí)現(xiàn)數(shù)據(jù)顯示。操作人員能夠通過(guò)觀察畫(huà)面下方的三個(gè)編輯框，了解到其所不斷實(shí)時(shí)更新顯示的里程、矢量值和超高值等相關(guān)數(shù)據(jù)，詳細(xì)的了解和關(guān)心記錄儀在數(shù)據(jù)掃描方面的參數(shù)問(wèn)題和有效功能。

4 總結(jié)

記錄儀是采用先進(jìn)的CPU為系統(tǒng)核心，并結(jié)合大容量的FLASH存儲(chǔ)設(shè)備、大規(guī)模的集成電路、SmartBus的總線、信號(hào)的智能調(diào)理以及高分辨率的液晶顯示器等高端設(shè)備所組成的新型智能化記錄儀表。其設(shè)定和記錄的數(shù)據(jù)具有防掉電保護(hù)作用，表現(xiàn)出可靠性高、運(yùn)行穩(wěn)定、通用性強(qiáng)、精度高、功耗低、通道數(shù)多、體積小等優(yōu)點(diǎn)。記錄儀雖然使用在存在外部因素干擾和劇烈震動(dòng)的復(fù)雜環(huán)境，但對(duì)數(shù)據(jù)記錄的精確度和準(zhǔn)確性要求較高，因此記錄儀的相關(guān)設(shè)計(jì)講面臨復(fù)雜多變的局面。記錄儀因其使用環(huán)境的苛刻所以需要具有一定的抗震動(dòng)和高溫、高濕、高寒環(huán)境的能力，于此同時(shí)還要具有長(zhǎng)時(shí)間的連續(xù)工作能力和高精度、高準(zhǔn)確性的記錄能力，這樣才能適用于實(shí)際環(huán)境的操作。

[參考文獻(xiàn)]